FET바이어스 회로 및 FET 증폭기 예비레포트

소개글

FET바이어스 회로 및 FET 증폭기 예비레포트에 대한 보고서 자료입니다.

본문내용

의 드레인 포화전류는 라고 표시하며, , ,의 사이에서
의 관계가 성립된다. FET의 3정수인 증폭정수 μ, 드레인저항 , 상호컨덕턴스 은 다음과 같이 정의 된다.
Common Source의 경우에 대해서만 실험하며 CS에 대한 회로를 보면
<그림1. 소스공통 FET 증폭기 & 등가회로>
여기서,,에 의해서 자기바이어스와 고정바이어스를 결합한 바이어스가 걸리고 있다. 고정바이어스는 동작점의 심한 변동을 막을 수 없고, 두 개의 전원이 소요되므로 자기바이어스를 사용하는 것이 낫다. 그러나 자기바이어스만으로도 동작점의 변동이 충분히 안정되지 않으므로, 이 둘을 결합하여 그림2와 같은 바이어스를 사용하게 되면, 동작점은 전달특성곡선에서와 같이 매우 더 안정되게 된다.
<그림2. 결합된 바이어스>
<그림3. 실험에 대한 회로도(CS)>
여기서 ,는 그림3과 비교할 때, 각각의 관계를 갖는다. 증폭기에 대한 전압증폭도 , 입력저항 출력저항 를 구하면, 아래와 같다.
FET의 특성과 트랜지스터 및 진공관 특성 비교
FET는 전계 효과 트랜지스터라 불리는 트랜지스터로써 BJT와 기본적인 증폭 및 스위칭동작은 유사하다. FET는 소스, 드레인, 게이트단을 갖고 있으며 게이트단에 가해주는 전압의 레벨에 따라 드레인-소스 간의 전류 흐름이 조절된다. FET은 전압구동 소자라는 것과 전류흐름의 원인을 제공하는 전하캐리어가 전자 또는 정공의 한 종류 뿐 이라는 것이다.
FET은 BJT보다 증폭도가 떨어지는 단점이 있지만, 스위칭 기능에 탁월해 통신장비나 휴대폰 등에 대부분 쓰이고 있다.
진공관은 캐소드의 금속이 가열되면 전자가 방출되 애노드로 전자가 이동하게 된다. 이러한 이동현상 때문에 작은 전기적인 변화로 큰 전기의 변화를 유도할 수 있다. 진공관은 캐소드의 동작을 위해 일정이상 가열되어야 동작할 수 있다는 것이 특징이다. 또한 물리적인 동작특성에서 상대적으로 FET에 비해 크기가 크게된다.
두가지를 비교해보자면 FET이 크기면에서 진공관에 비해 매우 작고 그에 따른 소비전력이 매우 낮다. 그리고 진공관은 캐소드의 금속을 가열해야하기 때문에 수명이 짧고 현재 전자산업에서 쓰기
부적절하다. 따라서 크기가 작고 에너지 효율이 좋은 FET을 거의 대부분 사용하고 있다.
FET의 장단점
FET은 BJT보다 집적화가 더 쉽다. 그리고 양극을 사용하는 BJT에 비해서 FET은 하나의 채널을 사용하기 때문에 BJT에 비해서 스위칭 기능이 더 빠르며 따라서 0/1의 입출력이 필요한 디지털 회로에서 많이 이용된다. 하지만 FET은 BJT보다 증폭률이 많이 떨어진다는 단점이 있다. 출력전압을 비교해보면 BJT는 출력전압이 입력전압의 지수함수에 비례하는데 FET의 경우 입력전압의 제곱에 비례하므로 증폭면에서 BJT가 더유리하다.
MOSFET의 구조, 표시기호 및 동작원리
<그림4. MOSFET의 구조 및 표시기호>
Gate에 양의 전압을 걸어주게 되면 Gate아래 전자가 올라오게 된다. 채널이 형성되기 위해 gate에 충분한 양의 전압을 걸어 주어야하며 이때 전압을 문턱 전압이라 한다. 채널이 형성되기 전에는 cutoff 즉 전류가 흐르지 않고 문턱 전압 이상의 전압을 걸게 되면 채널이 형성 되어 drain-source간 전자가 이동하고 따라서 전류가 흐르게 된다.
출력특성곡선() 및 전달특성곡선()상에서 3정수를 구하는 방법
<그림5. MOSFET의 I-V특성>
rd(드레인저항)는 출력특성곡선( - )에서 기울기 값의 역수를 취하여 구할 수 있고
gm(상호컨덕턴스)은 전달특성곡선( - )에서 기울기 값으로 전달 특성곡선에서 기울기 값을 구하면 된다. 마지막 u(증폭정수)값은 rd * gm 의 역수 값이므로 앞에서 구한 rd와 gm을 곱하여 역수를 취해줌으로써 구할 수 있다.
　
고정바이어스와 자기 바이어스
-고정바이어스는 소스단자가 바로 접지 되어있을 때를 말하며 이는 전달특성에서 소스단자 밑에 저항이 있을때 보다 선형성이 떨어지고 품질의 불균일성에서 나오는 동작 점의 심한 변동으로 인해 bias 포인트 잡기가 어려워진다.
-자기바이어스는 소스단자에 소스저항를 추가하여 주는 방법이다. 자기바이어스는 고정바이어스에서의 문제점인 선형성이 보완할 수 있다. 하지만 소스단자 아래 저항을 달았기 때문에 이득이 작아진다. 이득이 감소하는 문제점 때문에 소스저항에 Capacitor를 병렬로 달아 줌으로써 AC신호일때 저항과 Capacitor를 병렬 연결해주게 되면 전류가 모두 Capacitor 쪽으로 흐르게 된다 이러한 방법을 이용하여 이득이 줄어드는 점을 보완해 줄 수 있다.
Chapter2. 실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의 Peak to peak는 10 mV, freq는 1 kHz, 는 9 ~ 14 V로 설정하고, 두 주기의 입/출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율과 차이를 보일 수 있음)
그림 5-16
Schematic
Vo (Vdd= 9 V)
Vo (Vdd= 10 V)
Vo (Vdd= 11 V)
Vo (Vdd= 12 V)
Vo (Vdd= 13 V)
Vo (Vdd= 14 V)
Reference
[정보통신 기술용어해설 > 전기전자공학 > 반도체 > 트랜지스터 > FET]
http://www.ktword.co.kr/word/abbr_view.php?m_temp1=4235&id=1341&nav=2&m_search=FET%EB%B0%94%EC%9D%B4%EC%96%B4%EC%8A%A4
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC

키워드

한양대,   회로실험,   전자회로실험,   기초회로실험,   회로이론,   논리회로실험,   실험레포트,   예비레포트,   결과레포트