[전기전자회로실험] 실험6. 논리조합회로의 설계 - 가산기만들기

목차

1.개요
2. 논리회로와 단순화
3. K – MAP 과 진리표
4. 가산기 ( Adder )

본문내용

전기전자회로실험
- 실험6. 논리조합회로의 설계 -




1.개요

◎ 논리게이트 조합으로 복잡한 논리적 함수관계 구현 및 불필요하게 복잡한 논리를 단순화 시키는 K-map 응용 방법을 익히고 don’t care 조건을 다루는 예를 실습한다.
◎ 조합논리회로의 설계의 실례로 덧셈기(가산기)의 회로를 구현해 본다. 반가산기와 전가산기의 기본동작 이해 및 실제 회로설계에 적용하여 논리회로를 다루는 능력을 배양한다.




2. 논리회로와 단순화

◎ 논리게이트의 조합
　조합논리회로는 0과 1 두 상태중의 하나만을 갖는 여러 개의 논리변수 입력을 가지며 출력은 한 개 또는 여러 개가 될 수 있다. 각각의 출력의 상태는 어느시점에서나 그때의 입력변수의 상태에 따라 0혹은 1로 결정된다. 즉 출력은 입력변수들의 함수로 표현된다.




논리적 함수관계를 나타내는 법

◎ 논리회로도로 나태내는 방식

◎ 부울대수에 의한 수학적 기호로 나타낸 표현 방식

◎ 진리표로 나타내는 방식

키워드

가산기,   광운대,   전기전자회로실험,   논리조합회로,   가산기만들기,   설계