|
회로는 안정하다는 결론을 PSPICE 시뮬레이션을 통해 얻을 수 있다.
< 설계 및 시뮬레이션 토의 고찰 >
Feedback 회로 설계를 설계하는 설계 4과제는 주어진 회로도와 소자의 조건을 사용하여 , , , , 와 Feedback 회로를 ‘Breaking the loop’을 적용
|
|
|
cy(X 축) vs. Vout(Y 축) 을 확인하시오. (Vout Load 는 100pF)
< 설계 및 시뮬레이션 토의 고찰 >
Cascode를 설계하는 설계 2과제는 주어진 회로도와 소자의 조건을 사용하여 , , , , 의 값을 찾아내는 것이 중요하였다. MOSFET에 관한 식(, )과 CMOS 캐스코
|
|
|
설계의 목적으로 잘 설계가 되었다고 볼 수 있다.
특히, 적분기 회로에서 frequency가 높을 때엔 출력전압이 낮아지게 되고 frequency가 낮을 때엔 출력전압이 높아지게 되는 것을 확인하였다. 다른 말로 높은 frequency는 잘 통과시키지 않으며 낮은 f
|
|
|
회로도
(1)3진수 회로
(2)10진수 회로
(3) 최종 결과 회로
3.설계결과
10진수(3진수)
출력파형
ON
1(001)
2(002)
3(010)
4(011)
5(012)
6(020)
7(021)
8(022)
9(100)
4. TROUBLE SHOOTING
문제점
해결방안
회로의 복잡함으로 인한 가격,실용성 문제
☞ 더 간단한 회로를 구성
|
|
|
response(input dc level = 1.31V)와 직접 계산을 통해 설계한(MOSFET 포화식을 사용) frequency response(input dc level ≤ 1.96V)는 각각 드레인 전류를 설정에서 PSPICE 시뮬레이션은 MOSFET의 넓이, 길이 그리고 회로의 저항만 설정하였지만 직접 계산하여 설계한 회
|
|
|
회로 설계 황선영 교수님 강의 자료
McGraw-Hill, Fundamentals of Digital logice with VHDL design, Brown&Vranesic, 2/e
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설계
2.
|
|
|
회로를 구성하는 게이트 내부의 delay라는 것을 알 수 있다.
참고서적
- 이대영 저, 하드웨어 설계를 위한 VHDL 기초와 응용, 홍릉과학, 초판, 1995, pp.36-48, 64-66, 100
- 박세현 저, 디지털 시스템 설계를 위한 VHDL 기본과 활용, 그린, 초판, 1998 pp.31-39&nb
|
|
|
1. 목적
건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정하고 DC Power Supply의 사용법을 익힌다. 부하효과(Loading effect)를 이해한다.
2. 준비물
* 기본 장비 및 선
Function generator: 1 대
DC Power Supply(Regulated DC Power supply(M
|
|
|
1. 목적
Digital Multimeter를 이용한 저항(2-wire 측정법, 4-wire 측정법), 전압, 전류의 측 정방법을 익히고 DC Power Supply의 사용법을 익힌다. 측정회로를 설계하고 실습을 통 하여 확인한다.
2. 준비물
* 기본 장비 및 선
Function generator: 1 대
DC Pow
|
|
|
로를 설계하고, 이를 모의설계를 통해 결과를 확인하시오. (발진주파수: 10 kHz로 설계)
단안정 발진회로
비안정 발진회로
각 부의 파형 결과
3) 타이머를 이용하여 발진회로를 설계할 때, 주파수를 조정하는 방법과 Duty ratio를 조정하는 방법을
|
|
메뉴펼치기
