|
전압·소전력으로 동작시킬 수 있는 것, 형태가 매우 작은 것, 수명이 긴 것
단점: 특성이 온도의 지배를 받기 쉬운 것, 고온에서는 동작하지 못하는 것,
초고주파 등에서 아직 전력이 약한 것
Op Amp
트랜지스터에 비하여 증폭도, 입력 임피던
|
|
|
켜 버리므로 출력 트랜지스터에 일정전류 이상 흐를 수 없게 하는 것입니다.
이때의 전류값은 이미터저항 (R7 or R8) / 0. 6[V] 로 정해집니다. 0.6 V 라는 것은 보호용 트랜지스터가 ON 하기 시작하는 베이스 이미터간 전압입니다.
즉 이미터 저항을
|
|
|
위의 회로를 수정하여 그림 12.1의 회로를 구성하라. 이 때, C1과 C2의 초기전압 (IC)을 0으로 하라. 30ms 동안의 Time Domain Analysis를 수행하여 op amp의 출력전압을 도시하라. R4를 100kΩ으로 바꾼 뒤 반복하라.
R4 = 10k
R4 = 100k
(3) 그림 12.3의 회로에 대하
|
|
|
전압이 출력이 되는 OP Amp의 정적인 특징을 확인해 보고 이를 제거하는 방식을 실험해보았다. uA741은 소자의 핀을 통해 offset을 제거해 주었는데 이러한 방식을 internal offset nulling 이라고 한다. 그리고 TL082는 positive 단자에 가변 저항을 달아서
|
|
|
증폭기의 입력저항이 무한대이기에 신호원에서 회로 쪽으로 흐르는 전류 I = 0 이다. 가상접지에 의하여 Vs = n 가 된다. 그리고 n 점에서 연산증폭기의 (-)입력단자측을 들여 다 본 저항은 무한대이다. 따라서 전압 이득식은 다음처럼 주어진다.
|
|
|
전압을 반대의 극성으로 증폭하므로 반전 증폭 회로라 불린다.
(6) 동상모드 제거비 ( CMRR ;Common mode rejection ratio )
연산증폭기는 차동 증폭기이다. 여기서 차동이란 차이란 의미이며, 연산증폭기의 두 입력단자에 인가된 전압의 차이만을 증폭
|
|
|
전압원은 단락되고, D와 E사이의 부하 회로는 개방된다.
(6) 옴미터로 C와 F단 사이에 걸리는 저항을 측정한다. 이는 노턴 등가원 을 의미한다. 측정된 값들을 표 8.1의 칸의 1200Ω 난에 기록하라.
(7) 그림 8.4의 회로에서 노턴 전류 의 값을 계산하
|
|
|
전압원은 단락되고, D와 E사이의 부하 회로는 개방된다.
(6) 옴미터로 C와 F단 사이에 걸리는 저항을 측정한다. 이는 노턴 등가원 을 의미한다. 측정된 값들을 표 8.1의 칸의 1200Ω 난에 기록하라.
(7) 그림 8.4의 회로에서 노턴 전류 의 값을 계산하
|
|
|
구한 값을 기록한다.
전압이득(측정값)
전압이득(계산값)
오차
-2.06 V
-1.03
-1
3%
-3.9945 V
-1.9972
-2
0.14%
-6.051 V
-3.0255
-3
0.85% < 결과 레포트 >
1. 실험 주제 및 목적
2. 실험결과
(1) 반전 증폭기
(2) 비반전 증폭기
(3) 가산기
(3) 가산기
|
|
|
전압값을 구해본다. 비반전 연산증폭기의 이득이라 생각하면 쉽게 구할 수 있다. 이렇게 계산을 통해 구한값이 위 표의 값이다. 각각의 경우 이득또한 계산을 통해 구할 수 있었고, 반전입력단의 전압은 연산증폭기 특성에따라, 비반전 입력
|
|
메뉴펼치기
