|
논리 게이트 OR, AND, NOT, NAND, NOR, EX-OR··.)
- 디지털 IC의 종류와 특징 (TTL & C-MOS)
3. 사용기기 및 부품
- SMPS, 펑션제너레이터, 74LS90, 74LS47, 7 Segment, 저항(330)
4. 도면
10
5
▽
5V
16
8
GND
5. 실험 및 실험결과
가. 회로 제작 과정 모습
나. 회로를 완성한
|
|
|
논리적 회로(AND gate)
2)논리합 회로(OR gate)
3)논리 부정 회로(NOT gate)
4)NAND 회로 (NAND gate)
5)NOR 회로 (NOR gate)
6)배타적 논리 합 회로(exclusive-OR gate)
7)비교기
8)반가산기
9)반감산기
10)플립플롭
실험방법
(1)AND와 OR 게이트의 특성
(2)NOT 와 NAND
|
|
|
회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
표 11-3
입 력 X
선 택 선
출 력
A
B
0
0
0
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
표 11-4
선 택 선
출 력
A1
A2
Y0
Y1
Y2
Y
|
|
|
회로로 구성되어 있다. 이에 대해 다음 논리도를 참조하시오.
실험 방법
CLK에 79번 pin을 assign하고 output은 외부출력 bank의 pin과 LED 및 segment가 동일임으로 그대로 사용한다. 단 OSC의 입력단자를 bank에 꽂아서 사용한다. 우선 위 회로를 구성하고,
|
|
|
회로를 간단하게 줄이는 방법을 배워볼꺼에요. 3가지 방법이 있는데 다 같이 읽어볼께요. 우리는 도표법을 제외한 불 대수와 카르노 도를 이용하여 줄이는 방법에 대해서 배워볼꺼에요.”
“네”
방법을 읽는다.
2. 논리식의 간소화
1) 불대수
|
|
|
논리회로.
■ 입력 단자 수가 n 개이라면 출력 단자 수는 2n개. (n × 2n 디코더)
■ ROM, RAM과 같은 기억 장치에서 특정한 번지를 선택한다던가 명령 레지스터에 들어 온 명령을 해독하는 데 사용. 실험목적
[1] 디코더(Decoder)
[2] 인코더(Enc
|
|
|
논리 회로를 NAND 게이트만을 사용하여 실현 하라.
==>> 4장 연습문제
4.2 함수 f(X1,X2,X3)=m(1,4,7)+D(2,5)에 대하여 문제4,1을 반복하여라.
3입력 카르노 맵 으로 나타내면 다음과 같다.
4.6 함수 f(X1,X2,X3,X4,X5)=m(0,1,3,4,6,8,9,11,13,14,16,19,20,21,22,24
,
|
|
|
회로는 마음대로 동작을 하게 된 것이다. 아마도 TTL논리레벨을 제대로 맞춰주지 못해서 에러가 나는 것 같은데 정확한 이유는 모르겠다.
이번 실험에서 힘들었던 점은 분명히 내가 생각하기에는 제대로된 회로를 구성 하였다고 생각을 하고
|
|
|
표현됨
N = (an-1 an-2…a0 ․ a-1a-2…a-m)r
= an-1rn-1 + an-2rn-2 + … a0r0 + a-1r-1 + a-2r-2 + … a-mr-m
= 23page시그마기호 akrk(0≤ak<r) 제2장 데이터 표현
제3장 논리게이트와 부울대수
제4장 부울함수의 간소화 및 구현
제5장 조합논리회로
|
|
|
정리를 이용
Y=B+BC+ABC
=B+BC+BC+ABC
=B(C+)+BC(+A)
= B+BC
② 카르노 맵 이용방법
Y
AB
C
00
01
11
10
0
0
1
0
0
1
0
1
1
0
Y= B+BC 1. 부울대수
2. 부울대수의 기본공리
3. 부울대수의 제반 정리
4. 조합논리회로
5. 카르노 맵(Karnaugh Map)
6. 간략화해보기
|
|
메뉴펼치기
