|
험 배경 이론
< 가 산 기 >
가산기 전압 이득 :
※ 일 경우 를 얻을 수 있음(부호 반전)
< 고역통과필터 - HPF >
< 저역통과필터 - LPF >
5. 실험방법
Band-Pass Filter 회로도
< 가산기 >
< HPF >
<LPF >
6. 설계과정
< 전반적인 BPF
|
|
|
점차적으로 증가시켜서 증폭기의 Gain값을 올려줌으로서 출력파형의 크기를 키웠을 때, 왜곡이 사라지는 지를 확인해 보아야 한다. 1. 목적
2. 실험 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
설계 실습 계획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로, 또는 방법이 틀렸다면 왜 틀렸다고 생각하는가?
오실로스코프와 함수발생기는 회로실험에서 가장 많이 사용되는 장비들인데 아직 사용법이 익숙하지 않아
|
|
|
Spice 모의실험 11-1
2. 이 회로의 를 계산하라.
이론
3. 이 회로의 상대적인 안정도를 계산하라.
상대적인 안정도 : ,
4. 회로 설계가 기준을 만족하는가?
만족한다.
PSpice 모의실험 11-2
2. 이 회로의 를 계산하라.
3. 이 회로의 상대적인 안정도를 계
|
|
|
회로에 사용.
- Master-Slave Flip Flop: 레이싱 현상 방지구성(1상의 클록펄스)
(3) 74LS73
이번에 우리가 실험에서 사용하게 될 소자로서 Dual JK Flip Flop이며 이는 Falling edge에서 값이 변하도록 설계되어 있는 특징을 지니고 있다. Data sheet를 통해 내부구
|
|
|
실험은 트랜지스터 소자의 특성을 이용해서 바이어스 회로를 설계하는 것이다. 트랜지스터는 전압이 아닌 전류로 동작하고, 적은 베이스 전류로 큰 콜렉터 전류를 조절할 수 있다. 실제로 바이어스 회로 없이는 왜곡 없는 소신호 증폭이 불가
|
|
|
회로를 operational amplifier를 사용하여 설계하고 실험을 통하여 동작을 검증하시오.
(PSpice 시뮬레이션 결과)
≪ 그 림 ≫ ≪ 그 래 프 ≫
복잡한 식을 간단히 하기 위하여 편의상 모든 저항의 크기는 1K로 통일하였다
|
|
|
3. 설계 실습 계획서
(1) 전가산기에 대한 진리표를 작성하여라.
- 먼저 가산기에 대해서 알아보자. 가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되
|
|
|
실험 목적
1. A/D 변홖기와 D/A 변홖기의 원리와 동작을 이해핚다.
2. 기본적인 A/D, D/A 변홖기 회로를 이해하고 응용력을 높인다.
3. 젂기공학적 컨버터 응용회로 실습을 토하여 회로 설계능력을 배양핚다.
실험 내용 조
|
|
|
회로해석
-강의자료 1. 설계 프로젝트 목적 -P.3
2. 설계 프로젝트 목표 -P.3
3. 설계 프로젝트 구성요소 및 제한 요소, 구현 사양 (spec) -P.3
4. 설계 프로젝트 운영 계획 및 실적 -P.3
5. 설계프로젝트 진행 일정 계획 및 실적 -P.4
6. 관련 이론
|
|
메뉴펼치기
