|
time constant와 의 값을 각각 측정하시오.
2배인 경우: time constant = 0.02ms 0.5
배인 경우: time constant = 0.005ms 2
[그림 5] [그림 6] [그림 7]
[그림 8] 1. 실험목적
2. 실험이론
3. 기기 및 부품
4. 실험과정 및 예상되는 결과
|
|
|
/100]+[(0.8421∠-47.048°)/4700]=0.0045∠7.4765°
4.4689∠0°을 1k으로 나눈 값과 거의 비슷하게 나타는 것을 확인할 수 있다.
3. 실험 결론
이번실험은 RLC회로에서 KCL과 KVL이 성립하는지 Phasor측정을 통하여 확인하는 실험이었다. 실험자체는 어렵지 않았
|
|
|
회로
(1) 4.1은 저역통과 필터회로에 대한 실험으로 입력 신호의 고주파 성분이 어느 정도 차단된다는 것을 실험을 통해 입증하였다. 이 회로의 출력을 다시 같은 저역통과 필터를 통과시키면 입력의 고주파 성분은 거의 차단될 수 있을 것이다
|
|
|
실험 결론
(b415039 김정섭)
이번 실험은 Op-Amp를 응용한 회로들을 실험하고 이 실험결과와 이론을 확인하는 실험이었다. 이상적인 Op-Amp에서의 특징과 실제 결과를 잘 비교하면서 실험을 진행했다. 첫 번째로 구성한 회로는 반전 연산 증폭기이
|
|
|
회로를 구성하게 되면 에 흐르는 전류가 각 저항에 대하여 반비례하여 나누어져 흐르게 되며, 각 저항에 흐르는 전류를 더하면 과 같게 나타나게 된다. 측정값은7.53, 2.54, 2.54, 2.53과 같이 나타나게 되며 가 성립함을 알 수 있다.
3. 실험 결론
|
|
|
설계실습계획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로, 또는 방법이 틀렸다면 왜 틀렸다고 생각하는가? 무엇을 배웠고 무엇을 느꼈는가?
이번 실험도 역시 실습계획서에서 예상한대로 잘 진행되었다. 실습계획서에
|
|
|
논리게이트를 이용 설계한다.
5. 설계도
6.패턴도 작성
7. 프로젝트 추진 일정 : 2008, 3, 17 ~ 2008, 6, 30
월
내 용
3월
4월
5월
6월
작품구상
3/17 ~ 4/27
회로도 작성
회로도 수정
4/30 ~ 5/18
5/18 ~ 5/25
부품구입
5/30
제작
6/2 ~ 6/9
테스트 및 수정
6/10 ~ 6/13
완
|
|
|
설계한 회로, 또는 방법이 틀렸다면 왜 틀렸다고 생각하는가? 무엇을 배웠고 무엇을 느꼈는가?
회로 설계도 쉬웠고 예비보고서에서 예상한 파형과 실제 파형들이 거의 일치하여서 금방 끝낼 수 있었다. 이번 실험은 실험할 때보다 보고서 작
|
|
|
실험에서 개인적으로 얻어낸 소득이 있다고 한다면 회로도 구성 방법인데, 이번 실험에서는 지난 실험에서 교수님이 몸소 보여주셨던 빵판 설계 비법을 한 번 그대로 따라해 보았다. 그런데 실수의 확률도 적어졌고, 무엇보다도 설계한 회로
|
|
|
회로 및 실험(Ⅱ), 상학당, 이영훈, 이일근 공저.
- 전자통신전공실험, 상학당, 김인태 저.
- Electronic Fumdamentals & Applications, Englewood Cliffs, Ryder John D 저.
1. 2SC1815 TR
2. HD74HC00P Ⅰ.명제
Ⅱ.관련 이론
1.Multivibrator
2.Astable Multivibrator
Ⅲ.설계 과
|
|
메뉴펼치기
