|
Boolean Algebra Logic Gate Karnaugh Map
부울 대수(Boolean Algebra)
■ 1854년에 George Boole이 기본적인 원리를 주창
■ 2 진 변수와 논리 동작을 취급하는 함수
■ 변수는 ‘0’과 ‘1’의 두 값 중에 하나를 가지며 변수 이름은 영문자로 표시
|
- 페이지 17페이지
- 가격 2,000원
- 등록일 2014.03.27
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험8-7
5) 그림 5-7 회로에서 전압원과 전류원을 제거시킨 후( 전압원은 단락시키고 전류원은 개방시켜 )단자 a, b사이의 저항을 측정하라.
{R}_{ab}
=
6) 다시 그림 8-7 회로를 구성하고 단자 a, b사이에 표 8-2에 지시한 저항을 접속하여 이 저항에 흐
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2003.12.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
<그림 4.3> 실험회로(키르히호프의 전류법칙)
② 다음의 표를 완성하라.
인가전압[V]
I1
I2
I3
I4
I2+I3
RT
I1×RT
5V
4.728m
3.28m
1.468m
4.728m
4.748m
1.047k
4.85V
8V
7.558m
5.247m
2.346m
7.558m
7.593m
7.91V
(2) 키르히호프의 전압법칙
① <그림 4.4>에 보인 회로를
|
- 페이지 5페이지
- 가격 1,000원
- 등록일 2010.03.09
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기 입력 바이어스 전류 측정
- 모의실험 결과 그래프 및 표 :
시뮬레이션 값
비반전 입력 전압
-6.862
반전 입력 전압
-9.108
■ 모의실험회로 2 : 연산증폭기의 출력과 입
|
- 페이지 8페이지
- 가격 2,000원
- 등록일 2016.05.17
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1-a : BJT 전류-전압 특성
NPN BJT 의 직류 전류이득 βDC 계산값
직류 전류이득 βDC (계산 값)
10
1.374
137.40
20
2.981
149.05
30
4.629
154.30
40
6.276
156.90
50
7.905
158.10
60
9.509
158.48
70
11.085
158.36
8
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2016.05.17
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로는 두개의 BJT 트랜지스터를 하나의 IC 패키지 내에 제공한다. 달링턴 회로 β의 실효값(β_D)은 각 트랜지스터 값의 곱과 같다. 실험에 관련된 이론 1
실험회로 및 시뮬레이션 결과 3
실험방법 및 유의사항 11
참고문헌 11
(별지) 측정 Dat
|
- 페이지 12페이지
- 가격 1,800원
- 등록일 2023.04.19
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
모든 값에 대하여 실험절차 13, 14를 반복한다.
6. 참고문헌
· 네이버 지식in
· 전자회로(malvino)
· 기초전자회로실험 (인터비젼) 1. 실험 제목
2. 실험 목적
3. 실험 장비 및 재료
4. 실험에 필요한 기본 지식
5. 실험절차 및 예상
6. 참고문헌
|
- 페이지 7페이지
- 가격 2,000원
- 등록일 2015.12.19
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
☞A\'(BD\'E\'+BC\'E+BCE)
☞Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
회로도 구현
Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
X = A\'BC(D+E)Z\'
Y = ABE(C+D)Z\' ◉8-N 설계 과제
◉진리표
◉진리표를 이용해서 구한 Z에 대한 K-map
◉회로도 구현
|
- 페이지 4페이지
- 가격 6,300원
- 등록일 2016.03.13
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
를 참조하여 그림과 같은 디코더 회로를 구성한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 여기서 인에이블 단자인 4번, 5번 핀은 접지하고, 6번 핀은 +5V의 전압을 인가한다.
C
B
A
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
0
0
0
0
0
0
0
0
0
0
1
0
0
|
- 페이지 5페이지
- 가격 1,300원
- 등록일 2013.12.06
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험을통해서 타임영역에서 영상을 처리하는 가장 기본적인 방법을 습득했다. 부수적으로 Sram에대해 이해하였고 프로젝트를 해결해나가면서 한단계한단계 순차적으로 문제를 해결하는 방법을 배웠다.
참고문헌
[1] Using the New Verilog-2001 Standa
|
- 페이지 28페이지
- 가격 3,300원
- 등록일 2013.05.16
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|