|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
표 20-1. 1차 저역통과 필터
.
.
.
표 20-2. 저역통과 필터의 차단주파수
.
.
.
표 20-3. 2차 저역통과 필터
|
|
|
회로를 구성한 후 저항기 측정 실험에서는 미지의 저항값의 측정 범위를 조작할 수 있는 실험이다. 이것은 라는 식에서부터 과 의 비율을 달리함으로써 조절할 수 있다.
즉, 미지의 저항의 측정범위가 30㏀이므로 의 값을 1㏀으로 하고 의 값을
|
|
|
이번 실험에서는 먼저 달링턴 회로를 구성하고 회로의 입/출력 임피던스와 전압이득을 구한다.
캐스코드 회로를 구현하고 Q1 과 Q2의 전압이득, 전체 전압이득을 구한다.
측정된 실험값을 바탕으로 계산된 값과, 시뮬레이션상의 이론 값을 비
|
|
|
JFET에 연결된 외부회로가 동작 영역을 결정한다. 이 실험에서는 JFET의 주어진 회로 규격들에 부합하여 선형 영역에서 동작하도록 바이어스 한다. 실험에 관련된 이론 1
실험회로 및 시뮬레이션 결과 1
실험방법 및 유의사항 5
참고문헌 5
|
|
|
관련 이론, 시뮬레이션 결과, 실험방법 및 유의사항 실험에 관련된 이론 1
실험회로 및 시뮬레이션 결과 2
실험방법 및 유의사항 5
|
|
|
2주차 rlc 수동소자와 ttl ic 예비레포트 RLC 수동소자와 TTL IC
DC회로와 DC전압,전류 측정
Ohm의 법칙과 저항의 직렬병렬
|
|
|
1
0100
0
0101
0
0110
1
0111
0
1000
0
1001
1
1010
X
1011
X
1100
X
1101
X
1110
X
1111
X
BA
DC
00
01
11
10
00
0
0
1
0
01
0
0
0
1
11
X
X
X
X
10
0
1
X
X
그림 8-6 3으로 나누어 떨어지는 BCD수에 대한 Karnaugh맵
맵으로부터 읽은 최소 SOP : X=AD+ABC+ABC
AD
ABC
ABC
회로도
표 8-5의 실험결과
3 = 00
|
|
|
=-73.424mV입니다. 입니다.
=> 에 135을 주고 측정한 색이 반전된 그래프에서 녹색이 , 빨강색이 을 나타낸 것입니다. 값은 =9.759mV, =-36.717mV입니다. 로, 소신호 이득의 대략 1/2값 입니다. 1. 실험 목적
2. 이론
3. 실험기기 및 부품
4. 예비실험
|
|
|
생각됩니다. 이론값을 구할 때는 문턱전압의 값을 3V라고 생각하고 계산하였습니다.
공식 를 이용하여 를 계산하면 다음 표를 만들 수 있습니다.
1.5
0
2.0
3180
2.5
710
3.2
330
4.5
180 1. 실험 목적
2. 이론
3. 실험기기 및 부품
4. 예비 실험
|
|
메뉴펼치기
