|
맥스플러스 프로그램 필요(없다면 받지마세요)
디지털시계를 MAXPLUS로 구현하였다
직접 KIT로 실험도 해봤으니 구현문제는 걱정없다
|
- 페이지 10페이지
- 가격 2,000원
- 등록일 2004.12.30
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
되도록 충전하고, 이후에는 스위치가 열려서 일정한 전압이 유지되면서 이 전압이 버퍼를 통하여 비교기로 입력되어 변환이 수행된다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
- 페이지 4페이지
- 가격 2,300원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
1. 설계 이론
i. 반가산기
- 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로. 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력(Carry Out)에 따라 출력한다. AND, OR, NOT의 세 가지의 종류의 논리회로만 으로
|
- 페이지 10페이지
- 가격 2,000원
- 등록일 2010.12.08
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
74LS04, 74LS08, 74LS32, 74LS00, 74LS02 및 74LS86의 내부
기능을 확인하여라.
-74LS는 공통적인 수치이며, 교과서를 참고했을 때,
-04=Inverter
-08=AND
-32=OR
-00=NAND
-02=NOR
-86=Exclusive-OR
을 각각 나타낸다. 1. 실험 목적
2. 핵심 내용 정리
3. 예비 과제
|
- 페이지 3페이지
- 가격 9,660원
- 등록일 2013.12.29
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리회로 시간에 배웠던 래치와 플립플롭의 동작을 직접 확인해 볼 수 있었다. 래치의 경우 클록 신호가 허용되어 있는 동안은 연속적으로 입력 변화가 출력에 전달되는데 반해, 플립플롭은 오로지 클록 신호에 따라서만 그 출력이 바뀌는 것
|
- 페이지 5페이지
- 가격 800원
- 등록일 2013.04.25
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로
슈미트 트리거 회로 아래의 내용은 타 게시판에서 옮겨온 내용입니다. 디지탈회로의 기본신호 레벨은 High("1"),Low("0") 그리고 특수하게 High 임피던스 상태 이렇게 세 레벨이 있습니다. 여기서 하이임피던스는 중간값을 의미합니다. 이것
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2010.04.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
버리게 됩니다. 따라서 래치 회로는 입력 SR=11을 인가하지 않는다는 조건하에 사용하여야 합니다. 만약 래치가 nand 로 구성된 래치라면 00 을 인가하면 안됩니다.
Pspice의 예시 실험 목표
사용 부품
관련 이론
실험 순서
용어 정리
|
- 페이지 8페이지
- 가격 2,000원
- 등록일 2010.04.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로가 무엇인지는 잘 모르겠다. 한 면만 가지고 어떤 것이 최적이라고 단정 짓기는 어렵기 때문이다.
회로를 구성하면서 이렇게 여러 방법으로 회로를 만들 수 있음을 알 수 있어서 이론으로만 알았던 디지털을 실험을 하면서 더 쉽게 이해
전등 제어 시스템 진리표, 논리 소자 AND, (디지털) 전등 제어 시스템, 논리 소자, 진리표, AND, OR, NOT, NAND, NOR, Power supply, IC 7300, 7302, 7386,
|
- 페이지 7페이지
- 가격 2,000원
- 등록일 2015.02.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
cf) OR게이트 : ①NPN 대신 PNP를 연결 ②스위치를 병렬연결
- 컴퓨터 프로그래밍에 응용(&연산자 사용)
3)기호
‘A and B\' = ‘A ∧ B\'(수리 논리학) = ‘A·B\'(불대수)= AB(집합론)
4)연산 법칙
- 항등원 : A·1=A=1·A, A+0=A=0+A
- 교환법칙 : A·B=B·A, A+B=B+A, AB
|
- 페이지 4페이지
- 가격 3,700원
- 등록일 2022.08.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Verilog description of the circuit in Figure 4-40. Replace x, y and Z with input [2:0] x. Compile
module circuit(X, F);
input[2:0] X;
output F;
wire[0:4] T:
nand
g0(T[0],X[0],X[1]),
g1(T[1],X[0],T[0]),
g2(T[2],X[1],T[0]),
g3(T[3],X[2],T[1],T[2]),
g4(T[4],X[2],T[2]),
g5(F,T[3],T[4]);
endmodule 4
|
- 페이지 5페이지
- 가격 800원
- 등록일 2007.07.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|