|
로그를 비롯한 모든 매체가 소속된, 다시 말해 온·오프라인의 경계를 따지지 않는 기반에서 소비자들이 일관되게 쇼핑 경험을 즐길 수 있게 통합적인 서비스를 제공하는 쇼핑체계를 의미한다.
다시 말해 기존 채널들의 경우 유통 채널
|
|
|
4.2에 a번 문제에서는 a, d, e는 blocking문으로 b, c는 nonblocking문으로 실행하였을 때, 어떤 시간에 실행되는지를 관찰하는 문제이다. 여기서 a는 blocking문이므로 3ns가 걸린 뒤에 실행하였고 a가 실행되고 나서야 다음 문장으로 넘어오고 nonblocking은
|
|
|
회로도
전체 회로도
전체 회로도 top에대한 RTL입니다.
top 모듈 안의 display 모듈의 RTL 회로도입니다. 파일명 : cnt_2.v
파일명: cnt_4.v
파일 명 : mod10_cnt.v , c10khz.v
파일 명 : alarm.v
파일 명 : click.v
파일 명 : name_data.v
핀 할당 정보
RTL 회로
|
|
|
5'b00000;//리셋 led 모두 off
else if(sum_coin > 9'd39) tea_led <= 5'b11111; //돈이 390원 이상, led 모두 On
else if(sum_coin > 9'd34) tea_led <= 5'b11101; //돈이 340원 이상, 350,400원 차 On
else if(sum_coin > 9'd24) tea_led <= 5'b01001; //돈이 240원 이상, 250원 차 led ON
else
|
|
|
논리프로그래밍 방식에 의한 게이트레벨 논리회로 합성에 관한 연구, 서울대학교
김희석(2000), 이근만 저논리회로 실험(TTL 게이트와 PLD를 이용한), 에드텍
김상진(1990), 디지탈 IC의 활용(게이트에서 마이컴까지), 집문당
문경주(2010), 분산전원
|
|
|
시뮬레이션
콤보
토의
jk플리플롭을 d플리플롭을 이용하여 게이트 레벨에서 만들었는데. 시뮬레이션이 제대로 작동하지 않았다. rest이 한번 들어간 이후부터 제대로 작동했는데 이것을 가지고 리플 카운터를 만들기가 힘들어서 베릴로그로
|
|
|
논리상으로는 입력이 출력에 바로 영향을 미치는 것으로 인식되지만 실제 회로로 구현시에는 그렇지 않다. 트랜지스터의 동작속도가 정확하게 0이 되지 않기 때문인데 보통 전달지연은 수 ns(nano second)에서 수십 ns가 걸리게 되고 천이시간도
|
|
|
회로의 입력에 연결하고, 필터회로의 출력은 오실로스코프에 연결하여 주파수에 따른 진폭의 변화를 그려 보라. 이때 주파수와 크기는 로그스케일에 맞추어 그려라.
->10Hz : 2V 측정 -> 100 Hz : 2V측정
-> 1000 Hz : 1.6V측정 -> 10 kHz : 0.28V측정
|
|
|
●베릴로그(Verilog)
- HDL 정의
- HDL을 이용한 설계
- HDL 시뮬레이션
- HDL과 프로그래밍 언어의 비교
CPLD
- CPLD의 정의
- CPLD CPU 종류
FPGA
- FPGA의 정의
- FPGA의 특징
- FPGA 구조
FPGA와CPLD의 차이
1. 프로그램의 차이
2.
|
|
|
논리회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞ 1. 실험 의의
2. 실험 수행 과정
3. 결과물
4. 예비레포트의 가
|
|
메뉴펼치기
