|
주파수에서 Vo/V의 값은 1이 됨을 알 수 있다.
식 (10)을 변형하면
(11)
을 얻을 수 있다. 이를 직렬공진회로와 비교하면, 병렬공진회로의 Q 값은 직렬공진회로의 Q 값의 역수로 정의할 수 있음을 알 수 있다.
그림 2. RLC 병렬공진회로의 주파수 응답
|
|
|
회로의 주파수 응답
입력전압(V)
입력주파수(Hz)
출력전압(V)
출력주파수(Hz)
전압이득
이론값
측정값
1
2.017
49.994
17.407
49.992
10
8.63
2
2.002
100.058
17.334
100.056
10
8.66
3
2.031
999.801
17.237
999.824
10
8.49
4
3.003
50.055
19.917
50.047
10
6.63
5
0.996
49.997
9.058
49.996
10
9.09
|
|
|
회로의 발진주파수를 계산해보면 다음과 같다.
(2) 아래에 주어진 2차 저대역 통과 필터의 주파수 응답, 대역폭을 구한다.
4. PSpice 시뮬레이션
(1) <그림 2.5>의 회로를 구성한다.
(2) R=10k으로 설정하고 Op amp 출력단의 전압 파형을 측정한다.
|
|
|
회로에서 관측할 수 있는 출력은 공진주파수에서 가장 높고, 주파수를
변경하면 공진주파수일 때보다 출력의 값이 작아질 것이다.
즉, 강의노트에 제시된 바와 같이
<그림4. RLC 병렬공진회로의 주파수 응답>
이와 같은 형태를 띄게 될 것
|
|
|
회로에 전원 공급 : 건전지나 회로시험기의 출력 전원대신 함수발생기의 출력을 전원으로 사용한다. 함수발생기의 출력단을 회로에 연결한다. 그리고 함수 발생기의 출력을 구형파로 하고 적당한 주파수를 설정한다. 함수발생기의 출력은 오
|
|
|
회로로 동작하지 않기 때문에, 이득이 떨어지게 된다. 증폭기의 중간-대역 범위는 통상적으로 ωL과 ωH의 두 주파수에 의해서 결정된다. 이 주파수들은 이득이 중간-대역의 이득으로부터 3-dB 떨어지는 곳의 주파수들이다. 증폭기의 대역폭은
|
|
|
저항이 딸린 회로에 전압을 걸어주어 저항 및 커페시터에 걸리는 전압의 파형을 확인할 수 있었다. 커패시터, RL 회로의 과도 응답
1. 요 약
2. 실험 준비물
3. 실험계획서
4. 실험내용 및 절차
5. 결과 및 분석
6. 느 낀 점
|
|
|
전압 이득은 단순한 상수가 아니고 주파수와 상관 관계를 가진다.
위의 주파수 응답을 보면 낮은 주파수에서의 이득은 100dB 즉, ?10?^5을 넘어가기 때문에 무한대로 여긴다. 1. 관련이론
2. 실험 결과
3. 결론 및 discussion
4. 참고 문헌
|
|
|
주파수 응답의 결과를 도출할 수 있었다.
< 참고 문헌 >
- Fundamentals of Microelectronics / Behzad Razavi 저 / WILEY / 2008
- 전기전자회로설계 / 오창록 저 / 기전연구사 / 2008 1) Design Problem
2) Spice Problem
< 설계 및 시뮬레이션 토의 고찰 >
< 참
|
|
|
위상을 비교
출처 : 교재 본문, 기초전기전자실험(김상배 저, 2009),
네이버백과(http://100.naver.com) ‘주파수 응답’
< 참 고 문 헌 >
기초전기전자시험 / 김상배 저 / 흥릉과학출판사 / 2009
회로이론(7판) / 제임스닐슨 저 / PEARSON / 2005
|
|
메뉴펼치기
