|
논리게이트 회로 구상 및 시뮬레이션을 통한 회로 구성 및 결과값 도출 - AND, OR, NOT 게이트를 이용한 회로 구성
AND, OR, NOT 게이트로 이루어진 회로.
- 시뮬레이션 결과1. Input에 의한 0, 1 대입과 그에 해당하는 Output.2. 시뮬레이션 결과
5. 고찰
위
|
|
|
방송통신대학교 출판문화원.
김미영, 박지영(2022), 유아의 디지털 기기 사용과 인지 능력 발달: 사례 연구, 한국유아교육학회
이지수, 김선희(2021), 유아의 스마트폰 게임 사용과 사회성 발달: 종단 연구, 한국발달심리학회
박지혜, 김현주(2020),
|
|
|
방송을 수신하는 가구들도 set-top box를 구매한 사실을 확인할 수 있다.
5. 디지털 전환을 위한 재원 조달
디지털 전환의 기술적인 측면만큼이나 복합적인 문제가 재원조달 문제이다. 여기에서 수신료를 주요재원으로 하는 공영방송과 광고수
|
|
|
볼 수 있다.
7. 참고문헌
※ Microelectronic CIRCUITS, 5th, Sedra/Smith, Oxford, chap 2
※ 대학전자회로 실험, 1997년, 청문각, 이승훈외 3명 335~347p 1. 제목
2. 목적
3. 이론
4. 실험 결과 및 분석
5. 검토 및 보고 사항 (디자인 프로젝트)
6. 토의
|
|
|
디지털세상, 거짓신화를 넘어서기 위하여, 미래의 얼굴
서정옥/1996 - 정보기술의 현재와 미래, 과학사상
심상민/2002 - 미디어 융합 디지털콘텐츠 영역을 중심으로, 유네스코정보사회성찰이상식/2001 - 디지털 경쟁 매체의 변화에 따른 지역방송
|
|
|
설 계 내 용
입 력
- CLK : 클럭입력 (100Hz)
- CLEAR : 클리어입력, 0이 되면
모든 출력이 0으로 리셋
- START_STOP : 시간증가 / 정지모드 입력
0일때 정지모드, 1일때 증가모드
출 력
- SEC_10_D : 초단위 10의
|
|
|
= A' + B' 1.논리 게이트
▲ AND 게이트 (곱)
▲ OR 게이트 (합)
▲ NOT게이트 (부정)
▲ NAND 게이트
▲ NOR 게이트
▲ XOR 게이트와 XNOR 게이트
▲결선형 AND와 OR
2.부울 대우의 기본 정리와 성질
<부울 대수의 기본 관계식>
+표 들어 있음.
|
|
|
0
0
0
0
1
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
0
Parity 회로가 실제 사용되는 예
①단일 패리티 검사 (Bit Parity Check)
2진 데이어 워드 하나에 한 비트의 패리티 비트를 추가하는 방법으로 값싸게 오류검사를 할 수 있기 때문에 많이 사
|
|
|
d)
(0=0V, 1=5.05V)
A
B
C
D
ABCD = F
ABCD = F
0
0
0
0
0
1
0
0
0
1
1
0
0
0
1
0
1
0
0
0
1
1
0
1
0
1
0
0
1
0
0
1
0
1
0
1
0
1
1
0
0
1
0
1
1
1
1
0
1
0
0
0
1
0
1
0
0
1
0
1
1
0
1
0
0
1
1
0
1
1
1
0
1
1
0
0
0
1
1
1
0
1
1
0
1
1
1
0
1
0
1
1
1
1
0
1
4. 고찰
even과 odd parity 회로의 실험에서 모든 경우의 수를 실험
|
|
|
디지털 저작권 침해에 있어서 법정손해배상제도에 대한 소고, 민사법의 이론과 실무학회
○ 안정은(2008), 디지털저작권의 침해와 구제에 관한 연구, 단국대학교
○ 한국언론학회(2006), 방송 환경변화와 디지털 저작권 Ⅰ. 서론
Ⅱ. 디지
|
|
메뉴펼치기
