|
내부저항 같이 엄청 미세한 영향은 배제하면
결과적으로 실험결과는 만족스럽게 잘 나왔다. 이것을 활용하여 다른 로직인 AND, OR, NAND등 여러가지를 구성하는 방법도 생각해 보면 좋을듯하다 1. 실험회로
2. 실험결과
3. 결론 및 토의
|
|
|
회로 발전,” <한국행정연구>, 9: 225-235.
삼성경제연구소.(1999). <지식경영과 한국의 미래>. 서울.
삼성경제연구원.(2000).
김성배오철호김근세.(2001). <디지털시대의 거버넌스모형에 관한 조사연구>. 정보통신부보고서.
송하중.(2001).
|
|
|
논리』, 서울:한울아카데미, 2005
- 김주연, 『디지털 욕망과 문학의 현혹』, 문이당, 2001
- 국제어문학회, 『디지털 시대의 언어와 문학연구』, 국학자료원, 2002
- 진순애, 『아니무스를 위한 변명』, 새미, 2001
- 이상란, 『희곡과 연극의 담론』,
|
|
|
디지털 논리와 컴퓨터 설계 ( M. Morris Mano著 )
2. http://user.chollian.net/~wow7/electro/NandNorXor/NandNorXor.htm
실험 결과표
실험 1 ) NAND 게이트 실험결과
A
B
Z
0
0
1
0
1
1
1
0
1
1
1
0
실험 2 ) NOR 게이트 실험결과
A
B
Z
0
0
1
0
1
0
1
0
0
1
1
0
검토 및 고찰
1. 2입력 NAND 게
|
|
|
디지털 신호 값은 부정이 된다. 따라서 가장 일반적인 디지털 신호에서의 단위변화량을 무한적 적게 되면, 그것은 아날로그 신호로 생각할 수도 있다.
3. 아날로그 회로를 디지털 회로로
아날로그 회로의 진폭 값은 임의의 값이다. 이것을
|
|
|
다.
ADC 노이즈 저감 기법
일반적으로 고주파 클럭으로 동작하는 디지털 회로와 함께 아나로그 회로가 함께 있는 경우
아나로그 측정 정밀도를 떨어뜨린다. 이 경우 다음과 같은 몇 가지 기법을 사용하면 노이즈
영향을 줄일 수 있다.
1. 아나
|
|
|
디지털 회로 실험 / 출판사-진영사 / 저자-박건작외 3명
② 책이름디지털 전자회로 / 출판사-신화전산기획 / 저자-임광빈
③ 책이름집적회로 / 출판사-성학당 / 저자-이영준
④ 웹싸이트 - http://princess.kongju.ac.kr/
4. WINCUPL 설계 및 결과
1)전가산기
|
|
|
디지털 회로에서 시간 지연을 감소시키면 데이터 처리속도가 빨라지는 것을 알게 되었다.
이번 실험에 사용된 IC칩이 active low형식이라서 처음에는 형식을 잘못알고 값이 재대로 나오지 않아 회로가 잘못 연결 된 줄 알고 계속 다른 부분을 손
|
|
|
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://cafe.naver.com/carroty.cafe
(3) http://blog.naver.com/nowcafe?Redirect=Log&logNo=20016488913 1. 제목
2. 개요
3. 이론
4. 설계과정
5. VHDL Code
6. 결과 및 분석
7. 토의사항
8. 참고문헌
|
|
|
설계실습 3. Switching Mode Power Supply (SMPS)
(1) PWM 제어 회로.
Pulse Width Modulation 이란 위의 그림과 같이 어떤 임의의 아날로그 파형(그림에서는 사인파)을 톱니파형을 통해서 아래의 0과 1로 이루어진 디지털 파형으로 바꾸는 것을 뜻한다.
- 위의
|
|
메뉴펼치기
