|
실험 목적
(1) 지정된 전압, 전류 및 저항조건을 만족하는 병렬 회로를 설계한다.
(2) 회로를 구성하고 시험하여 설계조건을 만족 하는지 확인한다
이론적 배경
지정된 저항조건을 만족하는 병렬회로 설계
회로에서 저항값 RT 가 사용
|
|
|
회로를 설계하였다. 저항 R1, R2, R3,의 비는 1:2:3이었다. 표 17-3의 실험 데이터를 인용하여 실험결과를 논의하시오. 설계결과가 설계사양에 정확하게 일치되었는지를 보고서에 언급하고, 만약 일치하지 않았으면 그 이유를 설명하시오(설계한
|
|
|
회로에서 이 므로 9mA +4mA + 2mA = 15mA이다. ()이므로 실험에 사용했던 1K, 2.2K 4.7K의 병렬 회로의 합성저항값은
이다. 따라서 V = IR의 수식에 대입해보면 V =15mA × 600Ω 즉, 9V로 계산되었다. 과정9에서 측정된 전압 VPS는 9V 이므로 계산값과 측정값이
|
|
|
68
4.69
5.73
14.97
5
15
0.71
0.65
2.15
1.36
10.13
15.00
7
15
0.70
0.64
2.15
1.36
10.11
14.97
실험 고찰
1. 직렬 연결된 저항기의 전압강하와 회로 전체에 인가된 전압 사이의 관계를 설명하시오.
---> 직렬일 때 전압은 각 저항을 거치면서 각 저항마다 전압 값이
|
|
|
회로 소자 이외에, 다른 곳에서 발생하는 전압차의 존재를 오차의 원인으로 추측할 수 있다.
그러나 근사한 위상차를 실험 과정의 계산을 통해 얻을 수 있었다는 점에서
VC = sin(2πft) 일 때
IC = C(dv/dt) = 2πf × Lcos(2πft)
VC = XC × IC = (1 / jωC) × IC
|
|
|
다.
이번 실험을 계기로 회로에서 기본이 된다고 할수 있는 옴의 법칙과 키르히호프의 법칙의 개념을 다시 한번 공부하고, 또 실험을 통해서 눈으로 확인 할 수 있던 시간이었다. 결과 값이 계산 값과 비슷하게 나와 성공적인 실험이었다고
|
|
|
잘못된 접촉이 있었다고 생각할 수 있었다. 이번 실험은 성공적이었다고 생각되고, 복잡한 회로를 간단하게 만들어서 등가전류와 등가 전압을 구하고 읽을 수 있는 능력을 갖게 됐다고 생각한다. 1. 실험 결과
2. 분석 및 토의
|
|
|
계산값에 오차가 나지 않았나 생각한다.
이번실험 결과값은 만족스러웠다고 생각하고, 테브냉의 정리와 더불어 이번실험을 통해 복잡한 선형회로를 해석할 수 있는 능력을 가지게 되었다고 생각한다. 1. 실험 결과
2. 분석 및 토의
|
|
|
옴의 법칙과 키르히호프법칙의 사용이 필요할 수도 있다.
노튼 저항 RN은 앞의 실험에서 테브닌 저항을 구할 때 사용했던 방법을 이용하여 다음과 같은 과정으로 구한다. 본래의 회로망에서 부하를 개방한다. 모든 전압원은 단락 시키고 내부
|
|
|
실험결과에서 보면 표55-1 고대역필터의 차단주파수 fc = 1/2πfC으로 7234Hz이다. 이 주파수를 기준으로 주파수가 커지면 저항에 걸리는 출력쪽의 전압은 점점 커진다. 그리고 전압 입력에 대한 출력의 비 역시 커졌다.
저대역필터에서는 RC회로였
|
|
메뉴펼치기
