|
래치 및 D 플립-플롭
데이터 및 관찰 내용
실험순서 3 : SPDT 스위치의 되튐에 의한 영향 제거 회로에 관한 관찰 내용:
- A에 접촉한 후 떨어뜨렸다 다시 A에 접촉해도 래치에 의해 불이 꺼졌다. 켜지지 않았다.
A에 연결하면 S에 LOW입력, Q가 LOW로
|
|
|
기초전자회로실험 - D래치및 D플립플롭 예비레포트
목차
1.실험제목
2.실험목적
3.실험장비
4.관련이론
(1) 래치
(2) D 래치
(3) D 플립플롭
(4) S-R래치
(5) J-K 플립플롭
(6) T 플립플롭
5.실험방법
6.Pspice simulation
(1) XOR입력이 H
|
|
|
플립플롭의 Tplh 및 Tphl >
< 74LS74 D 플립플롭의 Tplh 및 Tphl >
(3) [그림 1] RS 래치의 이론적인 상태도를 그려라.
4. 결론
이번 설계실습 계획서를 통해 래치는 레벨 트리거(level trigger)에 의해서 동작하기 때문에 1-상태인 동안 입력의 변화를 출
|
|
|
래치는 클럭 펄스의 폭이
넓으면 그 동안에 입력의 변화가 출력에 나타난다.
<타이밍 차트>
4) J-K플립플롭
□ 동기식 S-R 래치에서 금지되어 있는 S = R = 1 입력도 안정된 상태로 변천할 수
있도록 만든 회로 이다.
□ 입력 단자인 J,K에 동
|
|
|
래치에 추가하여 그림 5-4의 Edge-triggered RS 플립플롭을 구성하여라.
: 래치와 Edge-triggered 플립플롭의 가장 큰 차이점을 발견할 수 있다.
4. S와 R값에 적당한 입력을 주고 실험한 결과를 실험결과의 두 번째 타이밍 선도에 나타내어라.
: 실제로 클
|
|
|
플롭은 오로지 클록 신호에 따라서만 그 출력이 바뀌는 것을 알았다. 또한 특별히 설계한 Edge-trgger RS 플립플롭은 Clk 신호가 0에서 1로 바뀌는 순간에 입력을 샘플링하는 Positive Edge-trggered RS 플립플롭임을 확인하였다. 1. 설계실습 내용 및
|
|
|
기존실험에 조금 힘들었던 실험이었으며 래치회로 d플립플롭에 관해 알수 있었다. 실험14
D래치와 D플립플롭
실험 목표
사용 부품
이론 요약
실험순서
실험 14 보고서
실험 목표:
데이터 및 관찰 내용:
평가 및 복습 문제
|
|
|
변할 때의 지연 시간 (상승지연시간)
Tphl
high→low로 변할 때의 지연 시간 (하강지연시간)
(3) [그림1] RS 래치의 이론적인 상태도를 그려라.
RS 래치 회로도
RS 래치 상태도
CLK 0일 때에는 S, R에 상관없이 Q+=Q가 된다. 즉, 상태를 유지한다. 없음
|
|
|
15
D 래치 및 D 플립-플롭
■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
■ 심층 탐구
♠ 참고 자료 ♠
|
|
|
가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작을 timing diagram으로 그려라 래치와 플립플롭
1. 실험 목적
2. 실험 해설
3. 예비 문제
4. 사용기기 및 부품
5. 실험 내용
6. 실험 결과
7. 연습 문제
|
|
메뉴펼치기
