|
반복하고 표 7(b)에 기록한다. 디지털공학실험 플립플랩 예비보고서
1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4. 실험 순서
|
|
|
플립플롭을 사용한 회로.
D플립플롭을 사용한 파형.
D플립플롭 상태도.
D플립플롭을 사용한 상태방정식
현재상태
차기상태
x = 0
x =1
A
B
A
B
A
B
0
0
1
0
0
0
0
1
0
1
0
0
1
0
1
0
1
1
1
1
0
1
1
1
상태표(D 플립플롭을 이용하는 경우)
상태 여기표(D 플립플롭을
|
|
|
플립플롭을 개량하여 JK 플립플롭으로 작성하여라.
그림 10. JK Flip-Flop
그림 11. 시뮬레이션 결과
NAND Gate로 구성된 SR 플립플롭에 AND Gate 두 개를 추가하여 JK Flip-Flop을 구성하였다. 여기서 입력 J는 S에, K는 R에 각각 대응된다.
이전 NAND Gate 로 구
|
|
|
7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4. 실험 순서
|
|
|
사용하여 만든다. 1. 가산 / 감산기
(1) 가산기
(2) 산술 연산기
① 가산기에 의한 산술 연산 회로
② 부호와 자리 넘침 판별 회로
③ 고속 가산 회로
④ 곱셈 회로
2. 플립플롭
(1) RS 플립플롭
(2) D(Data)플립플롭
(3) JK플립플롭
|
|
|
17-4는 7476 소자
내부의 두 개의 플립-플롭을 이용한 리플 카운터를 소개하고 있다. 회로를 결선하고
보고서에 있는 도표 1에 와 출력을 그려 넣어라.
LED가 ON일 때는 출력Q는 HIGH이다. 적색과 녹색 LED는 펄스 발생기 주파수가 플립-플롭에 의해
|
|
|
플립플롭의 대해서 다른 조 보다 더 잘 알게 된 것 같기도 하다.
이제 앞으로는 계속 혼자 실험을 하게 되므로 이제부터 다음실험에 대해서 좀 더 공부하여 도움을 받지 않고 혼자 실험을 할 수 있도록 노력할 생각이다.
3. 설계 및 고찰
(1) 다
|
|
|
ip-Flop>
Rising Edge에서 T값이 1일 때 Q값을 반전시킨다.
이번 과제는, 간단히 그래픽 에디터로 만들 수 있어서 금방 끝났습니다.
동작을 확인하는 과정에서, 책을 보면서 플립플롭들의 동작을 이해하고 숙지할 수 있었습니다.
Clear값과 Preset값은
|
|
|
반복 한다.
② 구형파 발생기를 통해 CLK의 클럭신호 파형에 대한 , 출력파형을 오실로스코프로 확인한 후, 오실로스코프로 관측한 결과 파형을 타이밍도에 나타낸다. 1.실험 목적
2.실험 이론
(1)RS 플립플롭
(2)D 플립플롭
3.실험 방법
|
|
|
플립플롭이란?
출력이 “0” 또는 “1”의 두개의 안정된 상태를 가지는 쌍 안정 멀티 바이브레이터(M/V)라고도 한다.
두 개의 출력은 반드시 보수관계에 있어야 한다.
순서논리회로의 기본이 되며 정보를 기억할 수 있다.
기억장치, 계수기,
|
|
메뉴펼치기
