|
\"001100\"은 남북방향 신호등은 green, 동서방향 신호등은 red -- 6 clock 발생
\"010100\"은 남북방향 신호등은 yellow, 동서방향 신호등은 red -- 1 clock 발생 1. 교통 신호 제어기(TLC)의 개요
2. 하위 레벨 성분의 VHDL모델링
3. 교통신호 제어 흐름도
|
|
|
지스터 블록의 모델링
<그림 2-32> 레지스터 VHDL entity 코드
일곱 개의 컴포넌트를 이용하여 레지스터의 블록 전체를 연결하면 된다. 위에는 VHDL 코드의 entity 부분이다.
2) 레지스터 블록 다이어그램
<그림 2-33> 레지스터 블록 다이어그램
|
|
|
VHDL code
1. transport delay
library ieee; use ieee.std_logic_1164.all;
entity bool_func is
port ( x : in std_logic;
y : out std_logic );
end bool_func; 1. Title: VHDL을 이용한 inertial delay와 transport delay 확인
2. purpose:
3. Theory
4. Data & Result
(1) VH
|
|
|
모델링을 할때
미리 짜여있는 source를 불러와서 값을 대입하는 것과 마찬가지로
ram과 rom을 이용하면 프로그램을 매우 간단 수월하게 만들 수 있을
것이다. coffee 자판기 FSM을 통하여 목적성을 가진 프로그램의
모델링을 해보았으며 VHDL을 이용
|
|
|
modeling
세가지 모델링 중에서 하드웨어에 가장 가까운 표현으로서모든 컴포넌트 뿐만 아니라 이들의 상호연결도를 나타낸다. 즉 레지스터와 버스뿐만 아니라 게이트 수준의 설계를 가능하게 한다.
6. 한국의 VHDL
국내에서는 80년대 말쯤에 CAD
|
|
|
VHDL로 모델링 되었으며, 회로 합성을 거쳐 P&R을 수행하고 그 결과로부터 생성한 HDL과 표준 지연 파일을 이용하여 20MHz의 주파수에서 하위 레벨 검증을 마쳤으며 이를 FPGA에 다운로드하여 그 출력을 확인하였다.
구현한 AAL은 HDTV 시스템뿐 아니
|
|
|
VHDL 로 모델링된 Component 들을 상호 연결하고, 여러 곳에 반복적으로 사용할 수 있습니다. Component instantiation 문에서 Component 들이 원활한 상호연결이 되도록 Component 들을 선언하여 상호간의 원활한 전송을 위한 인터페이스를 제공합니다.
2) Compo
|
|
|
모델링과정
1주
25명
103
Unigraphics 자유곡면 설계 및 디자인 과정
1주
25명
104
PowerSHAPE/MILL를 이용한 현장중심의 고속가공기법
1주
18명
105
CAMWorks를 이용한 NC-data 생성 및 가공
1주
18명
106
AutoCAD를 이용한 기계설계 기초과정
1주
22명
107
AutoCAD를 이
|
|
|
VHDL)
- 통합무기체계 데이터 베이스(IWSDB)
3. 일본의 CALS 구현 사례
1) 구현과정
○ PALS라는 용어 사용
○ CALS 구현의 원년으로 설정
○ CIF(CALS INDUSTRY FORUM)결성
○ NCALS 구성
- VE 시범사업(자동차) 가시화
- NEC, TEPCO 등 30여개업체에 적용
○ CALS PACIFIC
|
|
|
모델링
2.1.2 설명
논리식 xor에서 2개의 입력비트가 같지 않을 때는 그의 출력은 1이고,
입력이 같을 때는 0이 되는 특성을 이용하여 not을 붙여 두 값이 같으
면 1이 출력되고 입력 값이 다르면 0이 출력되는 구조를 만들었다.
2.1.3 출력파형
2.1.4
|
|
메뉴펼치기
