|
Verilog HDL, SystemC, Python을 기반으로 한 하드웨어 및 알고리즘 설계 경험이 풍부하며, Cadence 및 Synopsys 기반 시뮬레이션 환경에 익숙합니다. 직무 관련 자격으로는 정보처리기사와 FPGA 설계 교육 수료증을 보유하고 있습니다. 아울러, 설계뿐 아니
|
|
|
Verilog나 VHDL같은 하드웨어 기술 언어 형태로 제작된 프로세서 버전이다. 코어를 사용하면 특수한 응용에 특화된 하드웨어를 CPU에 추가하여 한 칩으로 만드는 일이 쉬워진다. 이것을 SOC(System On Chip)이라고 한다.
<<표>> 프로그램 성능
|
|
|
로그램을 사용하는데 있어 익숙하지 않기도 했고, 완전히 이해가 되지 않았기 때문인 것 같다. 또 이번에 시험을 하면서 한번은 잘못된 클릭으로 다 사라져 버려서 다시 처음부터 해야 했었는데 시간이 너무 많이 걸렸다. 에러 메시지의 내용
|
|
|
tiplexer_4to1_arch is begin
process (S, D)
begin
case S is
when \"00\" => Y <=D(0);
when \"01\" => Y <=D(1);
when \"10\" => Y <=D(2);
when \"11\" => Y <=D(3);
when others => null;
end case;
end process
end multiplexer_4to1_arch;
38. Write a Verilog description for the mult
|
|
|
Verilog Code : if(DIP_D >= 100)begin
M = 100;
S = 0; end
● Test result : 입력 값을 출력하기 위해 입력값에서 십의자리를 뺀다. 그 후 출력한다.
● Compilation & Timing Report analysis ● Discussion : 십의 자리에 따라 segment를 출력한다. partⅠ 7-Segment Display of Deci
|
|
|
종료가 된 후 아주 약간의 Time Delay를 거친 후 바로 sel이 11인 구간에서 Input d가 Output e로 출력 됨을 알 수 있다. 1. 개요
1)정의 및 사용용도
2)Mux의 원리
2. 알고리즘-특별한 알고리즘은 존재하지 않음
3. Verilog 코드
4. 파형 및 분석
|
|
|
PHP도 Python처럼 다양한 GUI 확장모듈들도 얼마든지 쉽게 만들수 있을 거라 생각됩니다.
PHP로 윈도우프로그래밍도 하고 3D게임도 만들 수 있는 세상이 올거라 기대하며 이만 글을 마칩니다.
박준철, exman@medialand.co.kr, http://www.exman.pe.kr
|
|
|
Verilog description of the circuit in Figure 4-40. Replace x, y and Z with input [2:0] x. Compile
module circuit(X, F);
input[2:0] X;
output F;
wire[0:4] T:
nand
g0(T[0],X[0],X[1]),
g1(T[1],X[0],T[0]),
g2(T[2],X[1],T[0]),
g3(T[3],X[2],T[1],T[2]),
g4(T[4],X[2],T[2]),
g5(F,T[3],T[4]);
endmodule 4
|
|
|
verilog를 이용하여 구현하였다.
그림 Snap shot of simulation results
이를 Emulator를 통해 시스템 수준의 HW/SW 통합 시뮬레이션을 통해 functionality를 최종 검증하였다. Emulation을 통해 real code test를 통해 실제적인 환경과 유사한 환경에서의 통합시뮬레이
|
|
|
로그램이 최적화된 설계인지는 잘 모르겠지만 앞서 언급했던 cnt overflow 현상만 보정해주면 정확한 설계라고 보여진다. - Specification of STLC
- I/O signal description
- Block diagram of system
- State diagram
- Verilog HDL source code
- Test plan & Result
- Simulation
|
|
메뉴펼치기
