[MOS][CMOS][MOS의 원리][MOS의 제조공정][CMOS의 원리][CMOS의 인터페이스][CMOS 논리계열][회로][반도체]MOS의 원리, MOS의 제조공정, CMOS의 원리, CMOS의 인터페이스, 논리계열의 특징 분석

소개글

[MOS][CMOS][MOS의 원리][MOS의 제조공정][CMOS의 원리][CMOS의 인터페이스][CMOS 논리계열][회로][반도체]MOS의 원리, MOS의 제조공정, CMOS의 원리, CMOS의 인터페이스, 논리계열의 특징 분석에 대한 보고서 자료입니다.

목차

Ⅰ. MOS의 원리

Ⅱ. MOS의 제조공정

Ⅲ. CMOS의 원리

Ⅳ. CMOS의 인터페이스
1. CMOS와 TTL의 interface
2. TTL과 CMOS의 interface

Ⅴ. 논리계열의 특징

참고문헌

본문내용

이트는 Boolean 함수로 정의될 때 1,0 두개의 이진 변수를 이용하여 표시되었으나 전자회로로 분석할 때는 전압의 크기에 따라 high-level(H) 와 low-level(L)로 표시된다.
논리 계열을 구분지울 수 있는 특징은 여러 가지가 있으나 다음과 같은 방법이 대체로 이용되고 있다.
(1) fan-out
논리 게이트의 출력이 정상적으로 구동(drive)시킬 수 있는 게이트의 수를 말한다.
(2) power 손실
논리 게이트가 동작되기 위해서 필요한 power를 말한다.
(3) 전달 지연 시간(propagation delay time)
입력 신호가 게이트의 입력 단자에 도달한 후에 게이트에 의해서 기능을 수행하고 출력단자에 나타날때 까지의 시간을 말한다.
(4) 잡음 여유(noise margin)
게이트의 정상적인 동작에 영향을 미치지 않는 최대 잡음전압을 말한다.
참고문헌
◎ 공진흥·김남영·김동욱·이재철, VLSI 설계, 이론과 실습
◎ 디지털회로 및 시스템, 문운당
◎ 디지털 공학, 동일출판사
◎ 박효균, 소자 및 회로의 전기적 특성PPT
◎ 한규희, 디지털전자회로, 크라운 출판사
◎ H. E. West, CMOS VLSI 설계의 원리

키워드

MOS,   CMOS,   트랜지스터,   반도체,   회로