xilinx를 이용한 fsm설계(vhdl)

소개글

xilinx를 이용한 fsm설계(vhdl)에 대한 보고서 자료입니다.

목차

1. Purpose

2. Problem Statement

3. Sources & Results

본문내용

다.
(binary 와 gray counter의 특성을 구분할 수 있게 시간차를 나타내주는 역할.)
⑥ reset이 1이므로 회로가 동작하며 mode가 0이므로 gray counter의 동작 특성을 나타낸다.

(칸 개념으로 구별짓겠습니다.) (알아보기 쉽게 radix를 unsigned로 설정하였습니다.)
첫 번째 칸에서 상승엣지가 발생하지만 reset값이 0이므로 회로는 동작하지 않는다. 5번째 칸에서 reset값이 1이되므로 회로가 동작하며 이 때 mode값이 0이므로 gray counter의 동작을 수행한다. 표지를 제외한 레포트 1페이지에 명시한 상태표 및 상태도와 같은 출력값을 나타냄을 알 수 있다.
1 -> 3 -> 2 -> 6 -> 7 -> 5 -> 4 -> 0의 패턴이 반복 된다. 그후 제일 마지막 칸에서 reset이 0이 되어 회로가 동작하지 않고 상태는 000으로 나타난다.
처음 부분에서 reset이 0이므로 회로는 동작하지 않고 상태는 000으로 표시된다. 2번째 칸에서 reset이 1이 되어 회로가 동작하며 mode가 1이므로 binary counter의 동작을 수행한다. 표지를 제외한 레포트 1페이지에 명시한 상태표 및 상태도와 같은 출력값을 나타냄을 알 수 있다.
1 -> 2 -> 3 -> 4 -> 5 -> 6 -> 7 -> 0의 패턴을 반복하다가 두 번째 싸이클에서 4 부분에서 mode가 0이 되면서 이후 gray counter의 동작을 수행하게 된다.
< 실험에 대한 고찰 >
이번 실험에서는 binary/gray counter를 설계하였다. 처음에는 어려울 것 같았으나 교수님께서 앞부분의 3bit up/down counter의 소스코드를 잘 이용하라고 힌트를 주셨고, 실험 수업 이후 다른 전공 수업에서 binary/gray counter에 대한 내용을 들어서 더욱 쉽게 소스를 짤 수 있었다. 하지만 단순히 숫자만 바꾸어서 copy & paste하는 것이 아닌, 값 하나하나에 따른 동작 특성을 이해하면서 설계를 진행해서인지 이론상으로 이해 했던 counter의 동작 원리에 대하여 더욱 확실하게 이해할 수 있었다.
시험 기간과 겹쳐서 설계 예습을 하지 않았었지만 처음 수업할 때보다 훨씬 더 능숙하게 구현해 낼 수 있어서 그 동안의 수업으로 VHDL을 많이 이해한 것 같아서 뿌듯하였다. 다음 실험도 마찬가지로 열심히 공부하여 성공적인 설계를 이끌어 내야겠다.

키워드

xilinx,   vhdl,   논리회로,   논리회로설계실험,   fsm,   상태천이,   성균관대