|
예 비 보 고 서
실험 51. 병렬 RLC회로의 임피던스
실험 54. 병렬공진회로의 특성
실험 51. 병렬 RLC회로의 임피던스
1. 실험 목적
(1) R, L, C가 병렬 연결된 회로의 임피던스를 실험적으로 결정한다.
2. 관련이론
앞 실험에서 설명한 이론과 크게 틀
|
|
|
결 과 보 고 서
실험 51. 병렬 RLC회로의 임피던스
실험 54. 병렬공진회로의 특성
실험 51. 병렬 RLC회로의 임피던스
1. 실험 목적
(1) R, L, C가 병렬 연결된 회로의 임피던스를 실험적으로 결정한다.
2. 실험과정 Pspice로 구현
인덕터 전류=1.59mA
13.8mA
=
|
|
|
공진주파수에서 와의 전압의 크기는 거의 같고 위상이 반대여서 인덕터와 커패시터에 걸리는 전압가 최소가 되고 저항에 걸리는 전압이 최대가 되는 것을 알 수 있었다.
실험2 RLC 병렬 공진회로
공진 주파수
Q
Q(이론값)
33.7kHz
52.8mA
52..8mA
3.9mA
1
|
|
|
회로의 임피던스 Z를 구할 수 있다.
Z =
병렬 LC회로에서는 Vt는 Q와 비례한다. 병렬 LC회로에 병렬로 저항을 연결시키면(부하연결) V는 감소하게 되며 따라서 회로의 Q도 작아진다.
3. 실험방법
(1) 직렬 RLC 회로의 공진 주파수 측정
① 위의 회로
|
|
|
회로의 값과 정확히 일치하지는 않았다. 이 값들을 대입해보면
R = 238.6Ω일 때 이고,
R = 123Ω일 때 이다.
둘 다 이론값과 비슷하게 나온 것을 알 수 있다.
실험2 RLC 병렬 공진회로
공진 주파수
Q
Q(이론값)
35.60 KHz
44mA
46mA
39A
1.80136
1.81509
검토 및
|
|
 |
회로의 특성을 미리 알아보기 위해 National Semiconductor사에서 제공하는 시뮬레이션을 이용하여 특성을 알아보았다. 아래에 보이는 그림 4.5, 4.6, 4.7이 각각 Lock time analysis, Phase noise, Bode plot를 나타내는 그림이다.
그림 4.5 Lock time analysis
그림 4.6 Ph
|
|
|
회로”, 인하대 대학원 (2004) 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<8> 류 영 수, 락킹 상태 표시기를 이용한 지연 고정 루프 기반의 클록 합성기 설계, 부경대 대학원 2006 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<9> 백 동
|
|
 |
병렬 회로 제조 분야를…
4. 입사 후 희망 업무 및 포부를 입력하여 주시기 바랍니다.
자신 스스로에 대한 믿음이 있고 나의 꿈을 이루겠다는 사람이면 어느 기업을…
[ 비전 및 미션 ]
[ 사업영역활동 ]
[ 지원분야 예상 면접 기출문제 ]
|
|
 |
회로 및 병렬회로을 설계한다. 망로전류를 이용한 회로 해석, 중첩의 정리 등 다양한 회로 해석 방법에 대하여 실험을 통하여 이해하고, 그 원리를 습득할수 있엇습니다. 1. 기업분석
- PCB산업 업계의 현황
1. 산업의 특성 2. 산업의 성
|
|
메뉴펼치기
