|
의 시간 설정.
정상상태만 관심이 있고, probe용 data file의 크기를 줄일 때 사용.
- Step-Ceiling : 회로방정식을 수치해석 적으로 해석할 때 PSpice가 취하는 최대 step size -> 일반적으로 비워둠.
- Detailed Bias Pt. : enable되었을 때, out file에 상세한 bias po
|
|
|
의 경우에만 첨두치와 실효치를 측정할 수 있기 때문이다.
6. 참고문헌
- 기초전자실험 with PSpice
P.247-260 1. 실험 목표
2. 관련이론
2-1 기초 이론
3. PSpice 시뮬레이션
3-1 PSpice 시뮬레이션 회로
3-2 PSpice 시뮬레이션 결과
4. 느낀점
|
|
|
의 조건이 주어지려면, 커패시터 C의 용량이 크고 회로의 주파수가 높아져야 한다. 주파수가 높아지면 의 미분항 에 비해 가 상대적으로 작아진다. 따라서 를 무시할 수 있다.
5. 참고문헌
- 기초전자실험 with PSpice
P.233-246 1. 실험 목표
2.
|
|
|
의 경우에만 첨두치와 실효치를 측정할 수 있기 때문이다.
6. 참고문헌
- 기초전자실험 with PSpice
P.261-271 1. 실험 목표
2. 관련이론
2-1 기초 이론
3. PSpice 시뮬레이션
3-1 PSpice 시뮬레이션 회로
3-2 PSpice 시뮬레이션 결과
4. 느낀점
|
|
|
의 경우에만 첨두치와 실효치를 측정할 수 있기 때문이다.
- 이 0보다 크려면, 을 만족시켜야 한다. 따라서 이 된다. 전류는 리액턴스에 반비례하므로 이 된다.
6. 참고문헌
- 기초전자실험 with PSpice
P. 272 - 285 1. 실험 목표
2. 관련이론
2-1
|
|
 |
의 개발로도 많은 발전을 하고 있다.
본 논문에서는 마이크로프로세서 응용한 장비에서 가장 많이 쓰이는 유용한 기술을 사용하였다. 각각의 시스템에 쓰이는 IC 소자와 회로를 pspice 툴을 이용하여 시뮬레이션 했고 그 값이 실제 소자를 이용
|
|
메뉴펼치기
