|
회로도가 지금까지 짜여진 VHDL 코딩에서 얻어낸 심볼로 "lastalu"를 설계한 회로도 이다.
결론
- 이번 연산은 산술뿐만 아니라 논리 연산까지 수행하는 4 bit ALU를 설계를 하였다. 스키메틱이 아닌 VHDL의
코딩으로 회로를 설계 하였는데, 처음 과제
|
- 페이지 21페이지
- 가격 3,000원
- 등록일 2006.04.25
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
VHDL코딩을 중심으로), 이강현, 대영사
컴퓨터 구조원리, Miles J.Murodocca 외, 피어슨에듀케이션코리아
전자계산기 일반 및 컴퓨터구조, 이재수 외, 한올 병 렬 처 리 컴 퓨 터 의 개 념
▲ 병렬처리(Parallel Processing)
▪▪▪▪τ
|
- 페이지 11페이지
- 가격 2,000원
- 등록일 2010.01.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
산술 연산 장치
가) 내부는 기본적으로 전 가산기로 구성되어 있으며, 이를 이용하여 가산 및 감산을 수행함.
나) 산술 연산 장치 구성 : 전 가산기 회로를 이용한 병렬 가산기로 구성됨,
다) 다음 7가지의 산술연산이 가능하다고 가정한다.
(a)
|
- 페이지 13페이지
- 가격 2,300원
- 등록일 2012.04.16
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
산술논리연산회로(1) …………………………… 35
실험 6. 산술논리연산회로(2) …………………………… 35
1. 실험 목적 …………………………… 35
2. 기초 이론 …………………………… 35
3. 예비 보고서 …………………………… 4
|
- 페이지 79페이지
- 가격 12,600원
- 등록일 2012.11.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
반가산기 : 2진수 덧셈에서 두 개의 비트 A와 B를 더한 합 S와 자리올림(carry) C0를 출력하는 조합회로이다.
전가산기 : 두 개의 비트 A, B와 밑자리로부터의 자리올림 C1을 더한 합 S와 윗자리로의 자리올림 C0를 출력하는 조합회로이다. 가산
|
- 페이지 13페이지
- 가격 2,000원
- 등록일 2013.10.28
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|