전자회로실험II - 실험 9. DC 모터 속도 제어 및 측정 제 2주 예비보고서
본 자료는 3페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
해당 자료는 3페이지 까지만 미리보기를 제공합니다.
3페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

전자회로실험II - 실험 9. DC 모터 속도 제어 및 측정 제 2주 예비보고서에 대한 보고서 자료입니다.

목차

1. 실험 목적

2. 실험 이론

3. 예비 과제 및 설계

4. 설계 및 제작

본문내용

OG
0
0
0
0
0
1
1
1
1
1
1
0
1
0
0
0
1
0
1
1
0
0
0
0
2
0
0
1
0
1
1
0
1
1
0
1
3
0
0
1
1
1
1
1
1
0
0
1
4
0
1
0
0
0
1
1
0
0
1
1
5
0
1
0
1
1
0
1
1
0
1
1
6
0
1
1
0
X
0
1
1
1
1
1
7
0
1
1
1
1
1
1
0
0
X
1
8
1
0
0
0
1
1
1
1
1
1
1
9
1
0
0
1
1
1
1
X
0
1
1
10
1
0
1
0
X
X
X
X
X
X
X
11
1
0
1
1
X
X
X
X
X
X
X
12
1
1
0
0
X
X
X
X
X
X
X
13
1
1
0
1
X
X
X
X
X
X
X
14
1
1
1
0
X
X
X
X
X
X
X
15
1
1
1
1
X
X
X
X
X
X
X
- BCD to 7세그먼트 디코더인 TTL 7447을 구성하고 시뮬레이션 하였더니 다음과 같은 결과들을 얻을 수 있었다. A, B, C, D의 입력으로는 0000부터 1111의 2진수를 입력할 수 있었지만 출력은 0~9의 십진수를 출력하는 것을 알 수 있었다. 따라서 7세그먼트에 표시될 수 있는 모든 값은 10진수 0, 1, 2, 3, 4, 5, 6, 7, 8, 9이다.
(3) PSpice를 이용하여 10Hz, 5의 정현파 입력을 TTL 7404와 7414에 인가한 경우의 출력을 비교하라.
회로 구성
< 시뮬레이션 결과 >
- 7404와 7414의 가장 큰 차이는 7404는 Low에서 High로, High에서 Low로 변함에 따라 중간에 펄스신호의 상태가 변하는 것을 확인 할 수 있었고, 7414는 상태가 변하여도 출력 펄스가 깔끔하게 나오는 것을 확인할 수 있었다. 디지털 신호를 처리할 때 펄스신호의 상태가 굴곡이 지면 회로의 오작동을 초래할 수 있기 때문에 7404 보다는 7414 소자가 디지털 회로 구성에 훨씬 적합하다고 할 수 있다.
(4) Maxplus(혹은 PSpice)를 이용하여 다음 그림 3.2.10의 회로를 시뮬레이션 하라.
- Maxplus를 이용하여 시뮬레이션 해 본 결과 우선 signal 신호는 7490의 CLKA 입력으로 들어가므로 signal 신호에 의해서 카운터가 될 것이라는 것을 알 수 있다. 그리고 clk 입력은 CLRA와 CLRB에 들어가므로 clk 입력이 1일 때 QA~QD의 출력이 0000으로 바뀔 것이다. oen 입력은 74374의 출력Q5~Q8을 0000으로 초기화 하는 역할을 하기 때문에 처음에 1을 주고 나머지는 0으로 주었다. 결과로는 7세그먼트의 표시될 숫자가 7447의 QA~QG에서 0과 1의 형태로 나오는 것을 확인할 수 있었다.
4. 설계 및 제작
(1) 400Hz, 5의 정현파를 SN7414와 SN7404에 인가했을 때의 결과를 비교하라.
회로 구성
< 시뮬레이션 결과 >
- 예비 실험에서 했던 실험과 같습니다. 7404는 Low에서 High로, High에서 Low로 변함에 따라 중간에 펄스신호의 상태가 변하는 것을 확인 할 수 있었고, 7414는 상태가 변하여도 출력 펄스가 깔끔하게 나오는 것을 확인할 수 있었다.
(2) 그림 3.2.12의 회로를 구성하고 7490 BCD 카운터의 출력을 확인하라.
회로 구성
< 시뮬레이션 결과 >
- 시뮬레이션 결과 0V~5V의 구형파 신호로 클럭펄스를 생성한 후 DSTM1 신호로 7490의 출력 값을 0000으로 초기화 시켰더니 클럭 펄스에 따라서 QA, QB, QC, QD의 신호가 0000부터 1001까지의 신호를 생성하다가 그 다음에는 다시 0000부터 1001까지의 신호를 생성하는 것을 알 수 있다. 7490은 예비실험에서 했던 실험이랑 같다고 할 수 있는데, 예비실험에서는 디지털 신호로 0과 1로 출력이 표현이 되었지만 이번 시뮬레이션에서는 출력이 0V와 3.0708V 로 출력이 되었다. 이는 0과 1의 디지털 신호를 아날로그 신호인 전압으로 표현이 가능하다는 점을 말한다.
CLK
Q4
Q3
Q2
Q1
10진수
0
0
0
0
0
0
1
0
0
0
1
1
2
0
0
1
0
2
3
0
0
1
1
3
4
0
1
0
0
4
5
0
1
0
1
5
CLK
Q4
Q3
Q2
Q1
10진수
6
0
1
1
0
6
7
0
1
1
1
7
8
1
0
0
0
8
9
1
0
0
1
9
10
0
0
0
0
0
11
0
0
0
1
1
12
0
0
1
0
2
(3) 그림 3.2.13의 회로를 구성하고 동작을 확인하라.
회로 구성
< 시뮬레이션 결과 >
- PSpice 상에는 7세그먼트를 표시해줄 소자가 존재하지 않기 때문에 바로 소자의 출력값을 측정해 보았다. 시뮬레이션 결과 74574의 출력은 0000부터 1001까지 순차적으로 반복하는 것을 확인할 수 있었으며, 7447의 출력은 아래의 진리표에 해당하는 값이 출력되는 것을 확인할 수 있었다. 예상대로라면 0과 1의 깔끔한 파형이 출력되어야 하지만 시뮬레이션 상에서 1초 계수기의 출력을 74HC574의 클럭으로 사용하는 것이 시뮬레이션 상에서 오류가 많이 생겨서 따로 클럭 펄스를 주었더니 출력 결과가 0 아니면 X(don’t care)으로 나왔습니다. (여기서 0은 7447의 시뮬레이션 소자가 7447A 밖에 없었는데 출력단에 인버터가 달려있어서 출력이 반전이 되어서 1 대신에 0이 출력된 것입니다.) X(don’t care)를 제외하고 출력을 보면 7세그먼트가 a부터 g까지 10진수 0에서 9에 대응하는 값으로 순차적으로 전압이 걸리는 것을 확인할 수 있습니다.
CLK
Q4
Q3
Q2
Q1
10진수
0
0
0
0
0
0
1
0
0
0
1
1
2
0
0
1
0
2
3
0
0
1
1
3
4
0
1
0
0
4
5
0
1
0
1
5
CLK
Q4
Q3
Q2
Q1
10진수
6
0
1
1
0
6
7
0
1
1
1
7
8
1
0
0
0
8
9
1
0
0
1
9
10
0
0
0
0
0
11
0
0
0
1
1
12
0
0
1
0
2
< 7세그먼트 출력 전압의 예제 >
(4) 그림 3.2.14와 같이 회전디스크를 제작하고 이를 포토인터럽트에 설치한 후 회전시키면서 7-세그먼트의 출력을 확인하라. (손으로 회전 시켜 출력을 확인할 것)
- 시뮬레이션이 불가능하므로 생략함.
  • 가격2,000
  • 페이지수11페이지
  • 등록일2017.04.02
  • 저작시기2014.9
  • 파일형식한글(hwp)
  • 자료번호#1022882
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니