디지털실험 - 설계 1 예비 보고서

소개글

디지털실험 - 설계 1 예비 보고서에 대한 보고서 자료입니다.

목차

1. 목적
2. 실험 원리
3. 설계 조건
4. 설계　준비 과정
5. 설계 구성
5. 고찰

본문내용

ND(곱형태)의 OR(합) 꼴이다.
- e에 관한 최소식 및 게이트 형태. ba
dc
00
01
11
10
00
1
0
0
1
01
0
0
0
1
11
X
X
X
X
10
1
0
X
X
최소식 : e = A`B + A`C'
AND(곱형태)의 OR(합) 꼴이다.
- f에 관한 최소식 및 게이트 형태. ba
dc
00
01
11
10
00
1
0
0
0
01
1
1
0
1
11
X
X
X
X
10
1
1
X
X
최소식 : f = A'B' + B'C + A'C + D
AND(곱형태)의 OR(합) 꼴이다.
- g에 관한 최소식 및 게이트 형태. ba
dc
00
01
11
10
00
0
0
1
1
01
1
1
0
1
11
X
X
X
X
10
1
1
X
X
최소식 : g = A'C + BC` + B`C + D
AND(곱형태)의 OR(합) 꼴이다.
- 카르노맵으로 얻은 최소식은 곱과 합의 형태로 나타내어 보았다. 하지만 실생활에서는 NAND 게이트가 많이 사용된다. 앞서 AND-OR게이트를 NAND게이트로 변환하는 모양은 다음과 같다.
AND - OR의 게이트 꼴
NAND - NAND 게이트 꼴
4) 논리게이트 회로 구상 및 시뮬레이션을 통한 회로 구성 및 결과값 도출 - AND, OR, NOT 게이트를 이용한 회로 구성
AND, OR, NOT 게이트로 이루어진 회로.
- 시뮬레이션 결과1. Input에 의한 0, 1 대입과 그에 해당하는 Output.2. 시뮬레이션 결과
5. 고찰
위의 그림을 보면 가로의 간격은 10ns로 놓았다. Input의 순서는 앞서 진리표에 나온 것처럼 입력하였으며 출력값은 위의 그림과 같이 나왔다. 이제 Output에 따른 세그먼트 결과값을 살펴보면, 우선 세그먼트의 형태는 왼쪽 그림과 같이 놓고, 첫 번째 부분에서는 g=(low 0)이고 나머지는 1(High)값으로 이는 숫자 0을 보여주고 있다. 두 번째 부분은 b, c 부분만 1(High)값으로 숫자 1 과 같다. 세 번째 부분은 f, c 만 0(low)가 나타났다. 즉 숫자 2를 나타낸다. 다음과 같은 원리로 분석하면 순서대로 0부터 9를 보여주는 것은 7-세그먼트 회로가 완성된 것을 살펴 볼 수 있다.
NOT, AND, OR게이트는 NAND게이트로 정리하여 표기할 수도 있지만 아직 게이트 구성에 미흡하여 NAND게이트로 변환하는 과정에서 회로가 잘 못 될 수도 있기 때문에, 가장 기본적인 NOT게이트, AND게이트, OR게이트로 회로를 구성하였다. 그렇기 때문에 다소 많은 수의 게이트가 사용되고 회로가 복잡해질 수 있지만 가장 기본적인 회로이므로 오차는 나타나지 않았다. 실험하는 과정에서도 굉장히 복잡한 회로가 구성되겠지만 실험 전에 미리 필요한 IC회로의 개수와 구성을 생각해두어 실험하는데 어려움을 줄일 것이다.
이번 설계에서는 SN7404, SN7408, SN7432 소자가 필요하다. 시뮬레이션을 위한 회로에서는 NOT게이트가 3개 쓰였으므로, 실제 실험에서는 SN7404 1개, SN7408 3개, SN7432 5개 정도 씩 필요할 것이라고 예상한다.

키워드

디지털실험,   전기공학,   전자공학