[A+ 45 예비레포트,PSpice포함] 기초전자공학실험 - 공통 소스 트랜지스터 증폭기
본 자료는 2페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
해당 자료는 2페이지 까지만 미리보기를 제공합니다.
2페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

[A+ 45 예비레포트,PSpice포함] 기초전자공학실험 - 공통 소스 트랜지스터 증폭기에 대한 보고서 자료입니다.

목차

제목
실험 목적
실험 장비
이론(PSpice 포함)
출처

본문내용

락회로로 대치한다.

이 값을 토대로 직선을 그려 쇼클리 방정식 그래프와 교차하는 점이 동작점이다.
* 이므로 가 커질수록 기울기는 작아진다.
② 출력회로에서 KVL을 적용한다.
(2) 교류 해석
자기 바이어스 회로는 원하는 동작점을 설정하기 위해 단 하나의 직류전원만 있으면 되고 교류 조건에선 캐피시터에 의해 저항 는 무시한다.
⇒ JFET 등가회로 모습
이론
① 입력 임피던스
입력 측에서 바라 봤을 때 =
② 출력 임피던스
출력 측에서 바라 봤을 때
=
( )
③ 전압 이득
이므로 이다.
= = -
= - ( )
⇒ 위상이 바뀌었음을 알 수 있다.
*(트랜스 컨덕턴스)
이다. 은 에서 로 갈수록, 가 0V로 갈수록 증가한다.
어떤 점에서 함수의 미분은 그 점에서 그린 접선의 기울기와 같기 때문에, 특성 곡선의 방정식인 쇼클리 방정식을 미분하면 이 된다.
따라서
PSpice 모의실험 20-1
주어진 회로는 그림 20-1와 같다.
이론
실험 12에서 J2N4393에 대해 는 15.86 mA, 의 절대값은 1.5V 였던 것을 상기하라.
1. 이 증폭기의 해석을 시작하기 위해 바이어스 점 분석을 수행하고 이 회로의 직류 전압과 전류를 얻어라.
답 :
2. PSpice 분석 결과를 실험으로 얻은 값과 비교하라.
3. JFET의 트랜스컨덕턴스 을 계산하라.
답 :
4. 전압 이득의 이론값을 계산하라.
답 :
5. 20 ms 동안 시간 영역(과도상태) 해석을 수행하라.
6. RMS(V(OUT))//RMS(V(SIGNAL))의 비를 구하라. 이 비는 증폭기의 전압 이득과 같다.
답 : 전압 이득 = -20
7. 이 값을 위에서 계산한 이론값, 실험에서 얻은 측정값과 비교하라.
이론
8. RMS(V(SIGNAL))/RMS(I(C1))의 비를 구하라. 이 비는 증폭기의 입력 임피던스와 같다.
답 : 입력 임피던스 : 0.998M
9. 이 값을 위에서 계산한 이론값, 실험에서 얻은 측정값과 비교하라.
10. 출력 임피던스를 얻기 위해 회로를 다음과 같이 수정하라.
11. RMS(V(Vtest :+))//RMS(I(C2))의 비를 구하라. 이 비는 증폭기의 출력 임피던스와 같다.
답 : 출력임피던스: 2.35k
12. 이 값을 위에서 계산한 이론값, 실험에서 얻은 측정값과 비교하라.
이론
13. 전압이득, 입력 임피던스, 출력 임피던스 세 가지 중에서 트랜스컨덕턴스 값에 영향을 받는 것은 무엇인가?
답 : 전압이득이 로 영향을 받는다.
14. 이 모이실험의 첫 번째 회로에서 저항 를 4kΩ로 바꾸고 20 ms 동안 시간영역(과도상태) 해석을 수행하여 새로 전압 이득을 구하라.
답 :
15. 새로 얻은 전압이득과 이전 값에 차이가 나는 이유를 설명하라.
답 : 교류전압이득()은 드레인 저항의 영향을 받기 때문이다.
출처
http://minhaep.tistory.com/104
http://minhaep.tistory.com/category/%EC%A0%84%EA%B3%B5%20%EC%9D%B4%EC%95%BC%EA%B8%B0
  • 가격2,000
  • 페이지수7페이지
  • 등록일2021.05.26
  • 저작시기2019.10
  • 파일형식한글(hwp)
  • 자료번호#1150567
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니