소신호 공통 이미터 증폭기 예비레포트

소개글

소신호 공통 이미터 증폭기 예비레포트에 대한 보고서 자료입니다.

본문내용

표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
소신호 공통 이미터 증폭기
실험 일자
2020년 10 월 14일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
1.NPN BJT 소신호 증폭기의 종류
- 공통 이미터 증폭기
이미터가 신호 접지에 있으므로,이 증폭기의 입력 포트가 베이스와 이미터 사리라는 것과 출력 포트가 컬렉터와 이미터 사이라는 것을 알 수 있다. 따라서, 접지 전위에 있는 이미터가 입력과 출력 사이의 공통 단자이므로, 이 회로를 공통-이미터(common-emitter) 또는 접지된 이미터 증폭기라고 부른다.
공통 이미터 증폭기는 다른 증폭기 구조에 비해 중간 정도의 입력 저항, 큰 전압 이득, 큰 전류 이득, 그리고 큰 출력 저항을 가지며, 다단 증폭기에서 주로 중간 증폭단으로 사용된다. 그러나 고주파 특성은 밀러 효과로 인해 양호하지 않다. 다음 공통 이미터 증폭기에 대해 부하 저항의 변화에 대한 증폭도 변화와 바이어스 변화에 대한 출력 파형의 변화를 해석 애플릿을 통해 관측할 수 있다. 부하 저항 RL이 증가하면 증폭도가 증가하여 출력 파형의 진폭도 증가한다. 바이어스 저항 R2가 증가하면 트랜지스터의 동작점은 포화 영역쪽으로 이동하고 감소하면 차단 영역쪽으로 이동한다. 이러한 동작점의 변화로 증폭도의 증감과 출력 파형에 왜곡이 수반된다.
- 공통 컬렉터 증폭기
전원의 양극이 C3에 의해 영 볼트의 선로에 연결되어 있다. 신호(ac)입장에서는 양쪽 선로는 결합되어 있다.
그리고 컬렉터는 입력과 출력에 공통이다.
컬렉터 전압은 베이스 전압을 그대로 따라간다고 해서 \"베이스 플로워\"라고 한다.
전류 이득은 Ie/ Ib으로 계산하며 일반적으로 50으로 꽤 높다.
전압 이득은 단지 1이다. 왜냐면 undecoupled 이미티이기 때문이다.
입력임피던스는 일반적으로 500k로서 높다. 이 회로를 동작시키기 위해 낮은 전원이 요구된다.
출력임피던스는 일반적으로 20 옴으로 낮다.
출력 신호는 입력을 그대로 따라가며, 반전되지 않는다.
이 회로는 종종 낮은 임피던스 회로에 높은 임피던스 회로를 연결시킬 때 사용된다.
2. NPN BJT 소신호 증폭기의 등가회로 및 파라미터의 정의
트랜지스터 회로를 h파라미터를 써서 나타낸 그림과 같은 등가 회로. h파라미터의 값은 접지 방식에 따라 다르므로 첨자로서 베이스 접지에서는 b, 이미터 접지에서는 e, 컬렉터 접지에서는 c를 붙여서 구별한다. h파라미터는 측정이 용이하고, 트랜지스터의 카탈로그에 기재되어 있으므로 이 등가 회로에 의해 회로를 설계하면 편리하다.
-파라미터의 정의
트랜지스터의 특성을 나타내기 위한 상수를 표시하는 방법 중에서 가장 대표적인 것이다.
3. 전압이득, 입력 임피던스, 출력 임피던스
- 전압이득
CE증폭기의 전압이득 는 입력 신호전압에 대한 출력 신호전압의 비이다. 출력 전압은 컬렉터에서 측정되고 입력전압은 베이스에서 측정된다. 베이스-이미터 접합이 순방향 바이어스 되므로 이미터에서의 신호전압은 베이스에서의 신호전압과 대략 같다.
따라서 Vb=Ve가 되어, 전압이득은 Av=-Vc/Ve=-IcRc/IeRe 이다.
Ic≒Ie이므로 전압이득을 AC이미터 저항 값에 대한 AC컬렉터 저항 값의 바로 줄일 수 있다.
- 입력 및 출력 임피던스
공통 이미터 증폭기의 회로도에서 입력 측은 베이스, 출력 측은 컬렉터가 신호를 담당한다. BJT 증폭기는 입력 임피던스는 클수록, 출력 임피던스는 작을수록 좋다.
여기서, 입력 임피던스란 신호원의 저항제외하고 연결된 총 저항을 의미하고, 출력 임피던스는 부하저항을 제외하고 출력단에 연결된 총 저항을 의미한다.
1) 이상적인 입력 임피던스는 무한대이다.
2) 이상적인 출력 임피던스는 0이다.
3) 입출력 임피던스는 Ix를 측정하여 Rin=Vx/Ix 로 구한다.
4) 입력 임피던스를 측정할 때, 출력단은 개방되어 있고, 출력 임피던스를 측정할 때, 입력 전압원은 단락, 입력 전류원은 개방되어 있음에 유의해야 한다.
Chapter2. 실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.4 소신호 공통 이미터 증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(vin), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Vsig의 Peak to peak는 10mV, freq는 1kHz로 설정하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율과 차이를 보일 수 있음)
그림 4-4
Schematic
Vo
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC

키워드

한양대,   회로실험,   전자회로실험,   기초회로실험,   회로이론,   논리회로실험,   실험레포트,   예비레포트,   결과레포트