버스, 캐쉬, 공유메모리에 대해서(1)

소개글

버스, 캐쉬, 공유메모리에 대해서(1)에 대한 보고서 자료입니다.

목차

1. 백플레인 버스 시스템

2. 캐쉬 메모리 조직들

3. 공유 메모리 구성들

4. 순차적, 약한 일치성 모델

본문내용

5.1.1 백플레인 버스 규정
프로세서, 데이터 저장 장치 및 주변 장치들을 연결하여 결합된 하나의 하드웨어 구성
장치간의 통신, 다수의 요구에 대한 타이밍 규약의 중재, 순차적 데이터 전송이 가능한 운용 규정
백플레인 신호 라인(그림 5.1)
데이터 전송 버스(data transfer bus)
데이터, 어드레스, 컨트롤 라인(읽기/쓰기, 타이밍 컨트롤, 에러조건)
버스 중재와 컨트롤
중재 : 버스요구자(requester)에게 DTB의 컨트롤을 할당하는 과정
마스터(요구자), 슬레이브(상대)
인터럽트 라인 : 우선순위가 있는 인터럽트를 처리
5.1.2 어드레싱과 타이밍 규약들
PCB(Printed Circuit Board)
능동 보드(마스터, 슬레이브) : 버스 사이클 초기화
수동 보드(슬레이브) : 마스터의 요구에 응답
한번에 한개의 마스터만이 버스 제어, 슬레이브는 동시에 응답
버스 어드레싱
버스 사이클 : 전기적, 물리적 특성 및 패키징 특성에 의해 결정
병렬 버스 라인은 사이클이 중복
버스 지연 : 소스의 라인 드라이버, 목적지의 리시버, 슬롯의 용량, 라인의 길이, 버스로딩 효과(보드의 수)
성능최적화 : 요구처리, 중재, 어드레싱, 인터럽트 등의 시간을 최소화
브로드콜(broadcall)과 브로드캐스트(broadcast)
버스트랜잭션 : 하나의 마스터와 하나의 슬레이브
브로드콜 : 읽기 연산, 다수의 슬레이브들이 버스라인에 데이터를 적재, 다수의 인터럽트 소스들을 찾는데 사용
브로드캐스트 : 다수 슬레이브에 대한 쓰기, 멀티캐쉬 일관성 구현
타이밍 규약 : 마스터와 슬레이브의 동기화, 그림 5.2

키워드

버스,   캐쉬,   공유메모리,   백플레인,   일치성 모델,   데이터 전송 버스