비선형 연산 증폭기 회로와 능동 필터

소개글

비선형 연산 증폭기 회로와 능동 필터에 대한 보고서 자료입니다.

목차

1.비교기

2.반파 정류기

3.피크 검출기

4.리미터

5.2차 저역 필터

6.2차 고역 필터

본문내용

위 회로를 구성하고 교류 발생기의 주파수를 100Hz로 맞춘다. 오실로스코프를 이용하여 출력 파형의 최대값을 1V가 되도록 한다. 이 때의 입력과 출력 파형을 관찰한다.
다음은 위 회로를 시물레이션 한 결과이다.
시물레이션 결과를 보면 출력파형의 -부분이 정류된 것을 확인할 수 있다.
3.피크 검출기
피크 검출기는 입력 파형의 피크 값이 DC출력 전압으로 나타나는 회로이다.
위 그림과 같은 회로를 구성하여 입력 전압의 피크값을 1V로 놓는고 출력파형을 관찰한다.
시물레이션 결과 출력 전압이 DC로 나오는 것을 확인 할 수 있다. 이는 캐페시터가 입력 피크 전압을 충전하여 Vp로 유지해주는 결과이다. 입력 피크 전압을 100mV로 하여 실험을 반복하여 본다.
4. 리미터
다음의 회로에서 입력이 Vref 보다 큰 전압이 들어올 경우 연산 증폭기 출력이 부가 되어 다이오드가 동작하게 된다. 따라서 출력 전압은 Vref로 제한된다, 반대로 입력이 Vref보다 작은 전압으로 들어올 경우는 다이오드가 동작하지 않아 입력 전압이 그대로 출력 된다.
다음은 Vref를 입력 전압보다 크게 하여 시물레이션 한 결과이다.
다음은 Vref를 입력 전압보다 작게 하여 시물레이션 한 결과이다.
5. 2차 저역 필터
위 그림은 2차 저역 필터 회로이다. 이 회로는 낮은 주파수에서는 케패시터가 오픈 된 상태로 되어 전압 플로워로 작동하고 높은 주파수에서는 케패시터의 영향으로 전압이득이 감소하게 된다. 이 때 전압 이득이 0.707 될 때의 주파수를 차단 주파수라고 한다.
f = 0.707/2πRC
실험을 통해 전압 이득과 차단 주파수를 구하고 위 식과 비교 하여 본다.
다음은 각 주파수에서의 시물레이션 결과이다.
◎ 100Hz 일때
◎500Hz 일때
◎1kHz 일때
◎2kHz 일때
◎5kHz 일때
6. 2차 고역 필터
위 그림은 2차 고역 필터 회로이다. 저주파수 대역에서는 케패시터가 개방되므로 회로의 이득은 0이고 아주 높은 주파수에서는 케패시터가 단락 되어 전압 플로워로서 동작하게 된다. 이 때의 차단 주파수식은 저역 필터 회로에서의 식과 같다.
실험을 통해 각 주파수 마다의 전압이득을 측정하여 주파수 변화에 따른 전압 이득의 변화를 확인해보고, 차단 주파수를 측정하여 식의 이론 값과 비교하여 본다.
다음은 각 주파수에서의 시물레이션 결과이다.
◎10kHz 일때
◎5kHz 일때
◎1kHz 일때
◎500Hz 일때
◎200Hz 일때

키워드

비교기,   반파 정류기,   피크 검출기,   리미터,   2차 저역 필터,   2차 고역 필터,   피스파이스,   시뮬레이션