2개의 4-bit 2의 보수를 입력으로 받는 4bit adder를 설계

소개글

2개의 4-bit 2의 보수를 입력으로 받는 4bit adder를 설계에 대한 보고서 자료입니다.

목차

1. adder의 설계

2. 보수 표현기 설계

3. overflow 설계

4. 최종 회로 설계

본문내용

0
2
0
0
1
1
0
0
1
1
3
0
1
0
0
0
1
0
0
4
0
1
0
1
0
1
0
1
5
0
1
1
0
0
1
1
0
6
0
1
1
1
0
1
1
1
7
1
0
0
0
1
0
0
0
-8
1
0
0
1
0
1
1
1
-7
1
0
1
0
0
1
1
0
-6
1
0
1
1
0
1
0
1
-5
1
1
0
0
0
1
0
0
-4
1
1
0
1
0
0
1
1
-3
1
1
1
0
0
0
1
0
-2
1
1
1
1
0
0
0
1
-1
<표 >
이렇게 된다.
각각의 출력에 대한 카노맵을 그려서 논리식으로 만들면
O3 = S3S2'S1'S0'
O2 = S2S1'S0' +S3S2'S0 +S3S2'S1+S3'S2 = S2(S3'+S1'SO') + S2'S3(S1+S0) = S2(S3(S1'S0')') + S2'(S3(S1'S0')') = S2 XNOR S3(S1'S0')
O1 = S3S1'S0 +S1S0'+S3'S1 = S3S1'S0 +S1(S0'+S3')=S1'(S3S0)+S1(S3S0)'
= S1 XOR S3S0
O0 = S0
이에 대한 회로도를 그리면
회로도를 작성할 때는 XNOR 에서의 값 하나를 인버터를 사용하여 반전시켜 XOR로 바꿔 사용 하였다.

키워드

adder,   에더,   보수,   디지털 설계,   설계,   quartus