2개의 4-BIT 양수를 받아서 곱셈을 수행하는 serial multiplier를 shift register, full adder, D flip-flop 등을 사용하여 설계

소개글

2개의 4-BIT 양수를 받아서 곱셈을 수행하는 serial multiplier를 shift register, full adder, D flip-flop 등을 사용하여 설계에 대한 보고서 자료입니다.

본문내용

결과>
위와 같이 구성을 했지만 실제 실험에서 사용하는 칩을 찾아보니 74164(8bit 쉬프트 레지스터)가 시리얼 입력을 받는 칩이었고 7495(4bit 쉬프트 레지스터)또한 위의 회로도에서 사용하지 않은 칩이었다.
실험에 맞추기 위해서 다시 짜기로 했다. 74164는 시리얼 입력이기 때문에.. 실험에 적합하지 않다고 판단했고 대신에 7495를 2개를 사용하기로 했다.
그렇게 해서 위의 회로도에서 A와 B의 입력쪽만 바꿔서 회로를 구성하였다.
전의 칩과 쓰임이 좀 다른것 같았다.
회로도는 다음과 같다.


위의 칩은 하강 에지에서 작동하는 타입이었다 그래서 not 게이트를 하나 빼고 바로 or을 시켜주었다.

키워드

multiplier,   adder,   곱하기,   디지털 설계,   quartus