[디지털논리회로]멀티플렉서, 디멀티플렉서(Multiplexer, Demultiplexer) 실험결과보고서

소개글

[디지털논리회로]멀티플렉서, 디멀티플렉서(Multiplexer, Demultiplexer) 실험결과보고서에 대한 보고서 자료입니다.

목차

1. 결과 분석
2. 토의

본문내용

게이트를 이용하여 입력I와 선택선 모두가 1이 가게 하고 나머지는 적어도 0이 하나 끼여있도록 하여, 이때 AND 연산을 시켜서 선택된 출력만 입력 I 가 그대로 나오게 하는 원리이다.
이러한 흐름은 위 실험 결과에서 보듯이 코드나 진리표, 그리고 웨이브 폼에서 확인할 수 있다.
그리고 멀티플렉서와 디멀티플렉서의 경우 적절한 선택선을 가지겠지만, 각각 입력, 출력이 2n 일 경우 n 개의 선택선을 가지게 된다.
다음으로 입력에서 출력까지의 지연시간을 확인하여보자. 아래 그림을 살펴보면 D0일 때만 딜레이가 제일 길게 나온다. 이것은 아마도 책의 1×4의 회로도를 보시면 알겠지만, D0일 경우만 2개의 NOT 게이트를 거친다. 그래서 아마 입력에서 출력까지 시간이 제일 길게 되지 않는 가 조심스럽게 생각해본다.
마지막으로 Digital Training Kit으로 디멀티플렉서의 운용을 확인해보았는데, 이 Kit는 입력을 직접 눌러줌으로써 Kit의 Led에 불이 들어와 출력을 확인해 보는 기기이다. MAX+PLUS Ⅱ 의 소프트웨어와 Kit의 입력버튼이나 출력버튼에는 번호로 연결되어 소프트웨어와 유기적으로 동작하였다. 우리는 설정을 I = 122, S[0] = 121, S[1] = 120, D0 = 53, D1 = 54, D2 = 55, D3 = 56으로 하고 실험을 해보았는데, 선택선 S[0], S[1]의 번호가 순서가 다른지 반대의 결과가 나왔다. 번호를 살짝 바꾸어 다시 실험해보니 제대로 나왔다. 무엇보다 이런 방식으로 우리가 코딩한 프로그램이 기기로서 구현이 된다는 사실을 확인한 것이 큰 소득이었다.

키워드

디논,   전기,   전자,   레포트,   Verilog HDL,   결과,   멀티플렉서,   디멀티플렉서