반도체 용어정리
본 자료는 1페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
해당 자료는 1페이지 까지만 미리보기를 제공합니다.
1페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

반도체 용어정리에 대한 보고서 자료입니다.

목차

1. RIE

2. SIMOX

3. LOCOS

4. RTA

5. MOCVD

6. LPCVD

7. CMP

♨ 참고 문헌 ♨

본문내용

활성종을 에칭재료 표면의 원자와 반응시켜 휘발성의 반응생성물을 생성시키고, 이것을 재료 표면에서 이탈시켜 에칭하는 기술이다. 이 기술은 반도체 소자 초미세 가공과정의 기본기술로 확립되어 있다. RIE 기술은 보통 크리닝, 디스컴등에 사용을 하며, 여러종류의 필름(전도성, 유전성)을 에칭합니다.
* 에칭
반도체 소자의 제조 공정에서 웨이퍼 표면에 회로의 배선 패턴을 형성하여 식각(蝕刻)하는 것. 대규모 집적 회로(LSI) 등 반도체 소자를 제조하는 공정에서 반도체 단결정 웨이퍼에 박막 형성, 포토리소그래피(photolithography), 에칭, 이온 주입 등의 기술이 가해지는 요소 프로세스 중의 한 공정이다. 웨이퍼 표면에 부착된 전극 재료를 포토리소그래피로 형성된 패턴에 따라 식각하는 공정으로, 종전에는 화학 약품을 사용하는 웨트 에칭(wet etching)법으로 시행했으나 1970년대 중반부터 회로 패턴의 미세화·고정밀도화의 요구에 따라 드라이 에칭(dry etching)법이 진척되었다. 웨트 에칭은 강산(强酸)에 의한 화학적 작용으로 등방성(等方性) 에칭이 진행되기 때문에 마스크의 아랫부분도 식각되는 단점이 있으나, 드라이 에칭은 할로겐화물 등의 화학적 활성 가스를 플라스마 상태로 하여 플라스마 중의 이온의 작용에 의해 에칭하는 반응성 이온 에칭법으로서, 기판면의 수직 방향으로만 식각이 진행되는 이방성(異方性) 에칭이 실현되기 때문에 초대규모 집적 회로(VLSI) 등 정밀도가 높은 미세 가공에 적합하다.
2. SIMOX
SIMOX방식 ☞ 산소의 주입에 의한 분리 방식
실리콘 웨이퍼의 표면에서 실리콘의

키워드

SIMO,   증착법,   에칭,   RIE,   SIMOX,   LOCOS,   RTA,   MOCVD
  • 가격700
  • 페이지수5페이지
  • 등록일2007.10.24
  • 저작시기2007.9
  • 파일형식한글(hwp)
  • 자료번호#433466
본 자료는 최근 2주간 다운받은 회원이 없습니다.
다운로드 장바구니