[vhdl]-RAM(램)설계

본문내용

소에 저장된 값이 출력되는 것을 확인하는 것이고(out_data), 또한 원래 입력된 주소에 새로운 DATA를 저장시켜 출력시켜 확인해 보는(in_data)가 있다.
첫 번째 rd에서 0인부분은 우리가 처음 입력시킨 주소값(0~짝수값~14, 1~홀수값~15)에서 주소 2,8,10번째에 저장된 DATA값을 out_data에 출력하는 것이고, 첫 번째 wr 부분에서 0인 부분은 우리가 주소 2.4.8번째 부분에서 임의로 in_data값을 주소에 입력 시키는 과정이다.
결과적으로 두 번째 rd값에서 2,4,8번째 주소값을 출력하여보면 우리가 in_data로 저장시킨 DATA값이 출력됨을 눈으로 확인하여 볼수 있다.
또한 추가적으로 ce가 1인 구간에서는 out_data값이 0이 됨을 확인하여 볼 수 있다.

키워드

VHDL,   램,   ram