[A+ 결과] 논리회로 실험 인코더 (Encoder)와 Latch & Flip Flop[사진 및 파형 모두첨부]

소개글

[A+ 결과] 논리회로 실험 인코더 (Encoder)와 Latch & Flip Flop[사진 및 파형 모두첨부]에 대한 보고서 자료입니다.

목차

논리회로 실험 5. 인코더 (Encoder)

실험 1. 인코딩 - 10진 / Excess - 3 코드

실험 2. 7 segment 표시기를 갖는 BCD 카운터

논리회로실험 6. Latch & Flip Flop

(1) 예비과제 (1)에서 구한 R-S Latch를 구성한 후 출력을 측정하라.

(2) R-S F/F을 구성한 후 출력을 측정하고 결과를 검토하라.

(3) 예비과제 (2)에서 구한 J-K F/F을 구성한 뒤 (2)를 반복하라. 또 이 결과를 7476의 결과와 비교하라.

(4) 예비과제 (3)에서 구한 T F/F을 구성한 후 출력을 측정하라.

※ 실험에 사용된 7400시리즈 정리

본문내용

결과
J Q
Clock
Q'
K
- 위의 회로를 74시리즈를 이용해서 구현하면 아래와 같다. 실제 출력쪽에는 LED를 달았으나,
워크벤치 회로상으로는 bar LED display를 장착하여 구성하였다. 회로가 간단하지만은 않은 것을
볼 수 있다.
- 3 input NAND gate 가 2개 필요하고, Inverter가 1개, 2 input NAND gate가 6개 필요하다.
따라서 7404는 1개, 7410은 1개, 7400은 2개가 필요하다. 실제 이 회로를 bread board에서
구현한 결과 결과 Q와 는 제대로 나오지 않았다. 이는 회로의 복잡성을 볼 때 회로의 배선불량
일 가능성이 매우 높았다. 그래서 선을 다시 다 뽑고 난 다음 다시 실험을 진행하려 해도 잘
되지 않았다. 그래서 예비보고서에서 사용한 진리표를 그대로 사용하면 아래와 같다.
입력
출력
J
K
Q
0
0
이전 Q
이전
0
1
0
1
1
0
1
0
1
1
이전
이전 Q
- J-K 플립플롭의 상태표
◆ 워크벤치로 예비과제(2)에서 구한 J-K F/F을 구성해서 실험한 결과
- 회로를 워크벤치로 구성하면 다음과 같다. 앞에서 R-S F/F을 푼 것과 달리 회로가 복잡해서
74시리즈 침을 4개나 사용한 것을 알 수 있다. 출력쪽에는 bar LED display를 달아서 출력값을
확인할 수 있게 하였다. 출력되는 내용은 앞부분에서 나온 내용과 비슷하므로 그림은 생략하였다.
① J = 0, K = 0 인 경우 : J 값과 K 값을 바꾸다가 J = 0, K = 0 인 값을 가지니 Q와 는 이전 상태에서 가졌던 값을 그대로 갖는다. 즉, 이 상태에서는 J-K F/F이 이전 값을 계속 유지하는 특성을 가진다. 이것은 R-S F/F에서의 경우와 동일하다.
② J = 0, K = 1 인 경우 : J = 0, K = 1 인 경우에는 Q 값은 0이 되고, 값은 1이 된다. 이것은 R-S F/F의 상태와도 동일한 값을 가지는 것이다.
③ J = 1, K = 0 인 경우 : J = 1, K = 0 인 경우에는 Q 값은 1이 되고, 값은 0이 된다. 이것은 R-S F/F의 상태와도 동일한 값을 가지는 것이다.
④ J = 1, K = 1 인 경우 : J = 1, K = 1 인 경우에 독특한 출력을 관찰할 수 있었다. 먼저 R-S F/F에 이 상태를 넣을 때에는, 출력이 모두 1이 나오는 것을 관찰했었다. 하지만 J-K F/F에서는 이 경우에 출력이 계속 반전되어 LED가 계속 깜박이는 것을 볼 수 있었다.
CLK
J
K
Q
- 워크벤치로 이 회로를 시뮬레이션 한 결과, 한가지의 상태를 제외하고는 나머지 세 가지의 상태가 R-S F/F과 동일하다는 것을 확인할 수 있었다. R-S F/F과 J-K F/F의 다른점은 바로 입력이 1, 1이 들어왔을 때 출력이다. R-S F/F에서는 이 입력이 들어오면 출력도 1, 1이 되어, 올바른 출력이 나오지 않는다. 하지만 J-K F/F에서는 이 입력이 들어오면 출력이 정해져 있어 계속 반전상태를 유지한다.
※ 예비과제(2)에서 구한 J-K F/F과 7476의 J-K F/F을 실험한 결과 동일한 결과를 얻었다. 즉, 7476
안에는 예비과제(2)의 회로가 축소되어 있다고 생각해도 된다. 하지만 직접 J-K F/F을 NAND gat로
꾸밀 때에는 회로가 엄청 복잡해지기 때문에 배선에 유의해야 할 필요가 있다.
(4) 예비과제 (3)에서 구한 T F/F을 구성한 후 출력을 측정하라.
1) J-K F/F을 이용한 T F/F 설계
- J-K F/F에서 J와 K 단자를 묶어서 입력을 하나만 받으면 T F/F이 된다. 이것의 블록도는 다음과
같고, 회로는 다음과 같이 구성할 수 있다.
< J-K F/F으로 꾸민 T F/F의 블록도>
<앞의 블럭도를 이용하여 J-K F/F로 꾸민
T F/F 회로>
CLK
Q
< IC 칩 J-K F/F으로 구성한 T F/F >
왼쪽의 그림 2가지는 토글이 On 되었을때 LED가 어떻게 되는지 보여주는 그림이다. 토글이 On 되면,출력 Q와 는 계속 0과 1을 왔다갔다하는데, 동시에 1이 될 수 없다. 따라서 하나씩 번갈아가면서 켜지는데 이를
갔다왔다
나타낸 것이 오른쪽 그림이다. 그림은 위/아래 LED가 번갈아가면서 켜진 모습을 나타낸 것이다.
2) D F/F를 이용한 T F/F 설계
< D F/F로 꾸민 T F/F 블록도 >
<앞의 블록도를 이용하여 D F/F로 꾸민 T F/F의 블럭도>
< IC 칩 XOR과 D F/F으로 구성한 T F/F >
갔다왔다
이 회로 역시 T F/F과 동일한 동작을 수행한다. 토글스위치가 On 되어 있다면, 출력측에 있는 Q와 는 0과 1을 반복해서 내보내서 bar LED가 깜박거리게 된다. 그리고 토글스위치가 Off 되어 있으면, 출력측에 있는 Q = 0 이 되고, = 1이 되게 된다. 즉, D F/F을 이용해서도 T F/F을 구성할 수 있는 것이다.
※ 실험 결과 : 먼저 J-K F/F을 이용해서 T F/F을 구성하는 실험은 어렵지 않게 끝낼 수 있었다. 그리고 결과도 T F/F과 같이, 번갈아가면서 출력값이 바뀌는 것을 LED를 통해 눈으로 확인할 수 있었다. (실험에서는 bar LED display 장치 말고, 기존의 작은 LED를 이용해서 결과값을 눈으로 확인하였다. D F/F을 이용해서 T F/F을 구성하는 실험은 앞의 J-K F/F을 이용해서 T F/F을 구성하는 실험보다 어려웠다. 왜냐하면 XOR gate를 하나 더 사용함으로서, 더욱 불필요한 배선이 늘어나고 부피가 커졌기 때문이라 생각된다. 그리고 T F/F는 CLK에 들어가는 주파수와 동일한 주파수를 가지는 출력을 내보낸다. 이는 CLK이 출력에 영향을 주기 때문이다. (동기식)
※ 실험에 사용된 7400시리즈 정리
① 7400 - Quadruple 2 input NAND gate
② 7404 - Hex inverter
③ 7410 - Triple 3 input NAND gate
④ 7474 - Dual Positive-Edge-Triggered D Flip-Flops
⑤ 7476 - Dual J-K Flip-Flops with Preset and Clear

키워드

인코더,   ENCODER,   래치,   플립플롭,   LATCH,   FLIP FLOP,   래치와,   앤코더