[VHDL] 플리플롭(flip-flop), 카운터(COUNTER), 8진 카운터, 10진 카운터(counter), 래치(Latch)

목차

1. 플리플롭(flip-flop)

2. 카운터(COUNTER)

3. 8진 카운터

4. 10진 카운터(counter)

5. 래치(Latch)

본문내용

0
0 1 1 1 0 0 0 1 1
1 0 0 0 1 1 1 0 0
1 0 1 0 1 0 1 0 1
1 1 0 0 0 1 1 1 0
1 1 1 0 0 0 1 1 1
따라서 스위치가를 Vcc로 두면 down couter가 되고, 스위치를 GND로 두면 UP counter가 된다.
4. 10진 카운터(counter)
10진 카운터는 0에서 9까지 10개의 상태를 카운트하는것으로 10진수를 2진 코드로 표현하는 데는 적어도 4비트가 필요하므로 10진 카운터의 대표적인 것은 BCD카운터이다.10진 카운터의 카운트 순서는 2진 카운터와 비슷하다 단지 9에서 0으로 변화하도록 되어 있다.
그림 14-8는 10진(BCD) 카운터의 상태도를 보인다.
카운트 순서는 다음과 같다.
1. A플립플롭의 출력은 매 클록 펄스 때마다 상태를 바꾸므로 J와 K를 1로 하여 토글될 수 있도록 한다.
2. B플립플롭의 출력은 D플립플롭의 출력이 0이고 A플립필롭의 출력이 1에서 0으로 바뀌면 상태를 바꾸며, D출력이 1이고 A출력이 1이면 B플립플롭의 출력이 0이 된다.
3. C플립플롭의 출력은 B플립플롭의 출력이 1에서 0으로 변할 때 상태를 바꾼다.
4. D플립플롭의 출력은 B와 C가 1이고 A가 1에서 0으로 변할 때 상태를 1로 바꾸고 B, C가 0이고 A가 1에서 0으로 변하면 D플립플롭의 출력이 0이 됨을 알 수 있다.
이런 상황을 근거로 설계한 10진 비동기식 카운터를 그림 14-9에서 보여주고 있으며, 10진 카운터의 타이밍도를 그림 14-10에 나타내었다.
5. 래치(Latch)
◐ 래치와 플립플롭 - 두 개의 안정 상태를 갖는 일종의 기억 회로
◐ 안정 상태 - 회로의 외부로부터 입력을 가하지 않는 한 본래의 상태를 유지할 수 있는 상태
◐ 래치나 플립플롭은 정상 출력 와 부정 출력를 가지고 있다.
◐ 두 가지 안정 상태라고 하는 것은 Q = 1, = 0 인 상태와 Q = 0, = 1인 상태를 말한다.
◐ 앞의 그림7에서 와 가 모두 0이거나 1이면 이러한 상태는 유지될 수 없고 우리는 이러한 상태를 불안정한 상태라고 한다.
◐ 래치 - 레벨 트리거(level trigger)에 의해서 동작 따라서 래치는 1-상태인 동안 입력의 변화를 출력에 반영
◐ 풀리풀롭 - 에지 트리거(edge trigger)에 의해서 동작 따라서 풀리풀롭은 클럭 펄스가 나타나기 바로 이전의 입력이 출력에 반영되어 다음 클럭 펄스가 나타날 때까지 그 상태를 유지
① 비동기식 S-R 래치(latch)
◐ 비동기 동작 - 입력 신호의 변화가 일어나면 그에 따라 동작을 하는 것을 의미 ◐ 비동기식 S-R 래치의 동작
- S = R = 0 이면 이전의 상태를 유지
- S = 0, R = 1 이면 Q = 0, = 1(리세트 상태)
- S = 1, R = 0 이 되면 Q = 1, = 0(세트 상태)
- S = R = 1 이면 Q == 0 이 되어 래치로서는 무의미하게 되므로 이러한 입력은 금지
◐ 풀리풀롭의 상태란 Q 의 상태를 의미
② 동기식 S-R 래치와 S-R 풀리풀롭
◐ 동기식 풀리풀롭의 필요성
-컴퓨터의 기억 소자에 비동기식 풀리풀롭을 사용한다면 시스템 내의 모든 풀리 풀롭이 제각기 비동기적으로 동작하게 되므로 시스템의 제어 및 조작이 복잡하 게 된다.
-복잡성을 해소하기 위해서 클럭 펄스라는 시간적인 신호를 도입하여 클럭 펄스에 맞추어 시스템 내의 모든 풀리풀롭이 동시에 상태 변환을 하도록 만든다.
◐ 동기식 동작
-클럭 펄스에 동기가 되어 동작을 하는 것
◐ S-R 래치와 S-R 풀리풀롭의 차이점
-S-R 풀리풀롭은 회로는 S-R 래치와 같지만 동작 특성이 S-R 래치와는 달리 클럭 펄스가 상승 또는 하강할 때만 입력 신호가 출력에 반영되어 다음 클럭 펄 스가 나타날 때가지 그 상태를 유지
③ D 래치와 D 풀리풀롭
◐ 동기식 S-R 래치에서 S입력의 반전된 것을 R 입력에 가하도록 하여 입력을 하나로 줄인 형태의 회로
◐ S 단자와 R 단자에는 동시에 1 인 신호가 나타나지 않도록 한 것이다.
◐ D 래치와 D 풀리풀롭의 차이점
-회로구성은 같으나, D 풀리풀롭은 클럭 펄스가 상승 또는 하강하는 에지 바로 직전의 입력 신호가 출력에 반영되어 다음 클럭 펄스가 나타날 때가지 그 상태를 유지한다.
-D 풀리풀롭은 클럭 펄스의 폭이 넓어도 출력의 변화가 없지만 래치는 클럭 펄스의 폭이 넓으면 그 동안에 입력의 변화가 출력에 나타난다.

키워드

카운터(COUNTER),   플리플롭(flip-flop),   8진 카운터,   10진 카운터(counter),   래치(Latch)