[트랜지스터][전자관][반도체][집적회로]트랜지스터의 발명, 트랜지스터의 구조, 트랜지스터의 종류, 트랜지스터의 기호, 트랜지스터의 명칭, 트랜지스터의 장단점, 트랜지스터의 증폭작용, 트랜지스터의 계측법

소개글

[트랜지스터][전자관][반도체][집적회로]트랜지스터의 발명, 트랜지스터의 구조, 트랜지스터의 종류, 트랜지스터의 기호, 트랜지스터의 명칭, 트랜지스터의 장단점, 트랜지스터의 증폭작용, 트랜지스터의 계측법에 대한 보고서 자료입니다.

목차

Ⅰ. 개요

Ⅱ. 트랜지스터의 발명

Ⅲ. 트랜지스터의 구조

Ⅳ. 트랜지스터의 종류
1. 바이폴러 트랜지스터
1) 알로이(합금)형 트랜지스터
2) 메사형 트랜지스터
3) 플레이너현 트랜지스터
4) 에피택셜 플레이너 트랜지스터
2. 전계효과 트랜지스터(FET)
1) 접합형 FET(J-FET)
2) MOS-FET

Ⅴ. 트랜지스터의 기호와 명칭

Ⅵ. 트랜지스터의 장단점
1. 장점
2. 단점

Ⅶ. 트랜지스터의 증폭작용

Ⅷ. 트랜지스터의 계측법
1. PNP형과 NPN형의 계측법
2. 에미터와 컬렉터의 판별법
3. 양부 판별법

참고문헌

본문내용

이므로 녹고, 게르마늄은 융점 958.5℃이므로 녹지 않는데 여기서 인듐이 융합되어 나온다.
② 여기서 냉각하면 게르마늄의 결정 구조 속에 인듐 원자를 형성하기가 어려워져 그 부분은 P형 게르마늄으로 바뀐다.
이렇게 하여 N형 게르마늄을 중심으로 하여, 양면을 P형 게르마늄으로 둘러싼 모양의 「PNP」트랜지스터가 만들어지는데, 리드(lid)를 붙여서 금속 케이스나 에폭시 수지(epoxy resin)속에 봉입하면 완성된다.
지금의 예에서는 N형 게르마늄 [게르마늄에 N형 불순물인 비소(As) 등을 섞은 것]을 사용하였지만 처음에 P형의 게르마늄 [게르마늄에 P형 불순물로서 인듐(In) 등을 섞은 것]을기판으로 하여, 양 면에는 비소(As)를 포함시킨 납(Pb)의 입자를 억눌러서 가열→냉각하면, 게르마늄의 결정구조에 용해된 비소 원자를 형성하기 어려워져서 양 쪽은 N형 게르마늄으로 바뀌게 되는데, 이것이 「NPN형」트랜지스터가 된다.
이 알로이형은 현재로는 거의 만들어지지 않고 있다.
2) 메사형 트랜지스터
메사(mesa)라는 것은 스페인어로 사다리꼴의 언덕을 의미한다. 확산법으로 만들어진 트랜지스터 팰릿(pellet;작은 조각)의 주위의 불필요한 부분을 사다리꼴로 메사 에치(mesa etch)하였다. 컬렉터 베이스 접합의 면적을 작게 하고, 정전 용량을 감소한 형태로 1956년에 고주파 트랜지스터로서 개발되었지만, 그 후 포토 에칭(photo etching)이나 선택 확산법(selective diffusion) 등도 이용하여 만든다. 앞의 알로이형에서는 반도체 기판의 양 면에 가공하였지만 메사형에서는 한쪽면에만 가공하면 되고, 1개의 기판면에 동시에 많은 트랜지스터를 만들어 붙이고 나서 세밀하게 자른다고 하는 양산(量産) 방법을 이용한다. 예를 들면, 메사형의 실리콘에서는 어떻게 만드는가를 보면,
① 먼저 N형의 실리콘(Si) 기판을 수증기 속에서 가열한다. 표면에 얇은 실리콘 산화막(SiO2)을 만들어 실리콘의 발열을 막고 나서, 수소가스 속에서 갈륨(Ga)을 역확산하여 P형 실리콘 층을 만든다.
② 여기서 표면에 감광하면 변질되는 포토 레지스트(photo resist)\'를 칠하고, 네거티브(negative)에 해당하는 마스크를 씌워서 자외선을 비추고, 이것을 현상하면 실리콘 산화막에 창 구멍이 뚫린다(photo etching).
③ 이 창 구멍에서 인(P)을 선택 확산하면 창 아래는 N형으로 되는데, 이것이 이미터층이다. 여기서 표면 전체를 또 한번 산화한다.
④ 또 한번 포토 에칭을 사용하여 산화막에 작은 전극용의 창 구멍을 뚫고, 이 번에는 그위 한면에 알루미늄을 진공 증착한다.
⑤ 또 포터 에칭 기법에서 이번에는 전극 부분 이외에 붙인 알루미늄 막을 제거한다.
⑥ 왁스로 중앙부를 커버하고 나서 산으로 주위를 녹인 다음 메사형으로 에칭하고 나머지는 잘라서 나눈다.
- 메사형은 현재는 대전력 증폭이나 스위칭용에 주로 사용된다.
3) 플레이너현 트랜지스터
앞에서 말한 메사가 언덕이라면 플레이너(planer)는 평야와 같이 평탄하게 만든 트랜지스터이며, 실리콘 메사형이 개량된 형태이다. 이「플레이너 기술」은 펠릿 면이 튼튼한 실리콘 산화막으로 보호되어 안정하고, 매우 세밀한 가공을 할 수 있으며 정밀한 공정의 컨트롤이 가능하다는 장점에서, 현재의 트랜지스터나 IC류 등 반도체 장치의 기본적인 제조 기술로 되어 있다. 실제로는 반도체 웨이퍼에 수천개의 작은 소자를 동시 진행으로 만들어 붙여서 끝을 잘라 나누는 것인데 그 하나 분의 플레이너형 트랜지스터의 공정을 나열해 보면,
① N형 실리콘 기판을 1기압의 수증기 속에서 표면에 얇은 산화막을 만든다.
② 표면에 감광하면 변질되는 포토 레지스트를 칠하고, 필요한 창 구멍의 패턴을 표시한 마스크를 싣고 자외선을 쬔 다음 다시 약품에서 현상 처리하여 창 구멍 부분의 실리콘 산화막을 녹여 버린다[포토 에칭].
③ 이것에 붕소(B)를 선택 확산하여 창 구멍 아래만 반응시키면 여기에 P형의 베이스(B) 층이 만들어진다.
④ 표면을 또 한번 상화하여 실리콘 산화막으로 커버한다.
⑤ 다시 포토 레지스트를 칠하고 마스크를 걸어서 제 2의 에칭을 한다.
⑥ 그 다음 인(P)을 확산하면 창 구멍의 아래에는 N형 실리콘 이미터 층이 만들어 진다.
⑦ 또한 3번째의 표면 산화를 하여, 실리콘 산화막으로 커버한다.
⑧ 전면에 포토 레지스트를 칠하고, 전극용 패턴의 마스크를 싣고 3번째의 포토 에칭을 한다.
⑨ 알루미늄을 진공 증착한다.
⑩ 4번째의 포토 에칭에서 전극부만 알루미늄을 남기고 완성한다.
이런 방법으로 하다보면 몇 번의 포토 에칭과 화학처리를 되풀이해야 하는 번거로움이 있지만 실리콘 단결정 웨이퍼에 몇 천개나 되는 트랜지스터의 펠릿(작은 조각)을 동시 진행으로 만들 수 있으므로 대량 생산이 가능해지는 것이다.
플레이너형은 초소형으로 결정되므로 메사형과 같이 나중에 불필요한 부분을 제거하는 공정은 필요 없으며 고주파용에 꼭 들어맞는 트랜지스터로 된다. 안정되고 잡음이 적은 특성이 있지만, 이 타입은 다시 에피택셜 기술과 조합되어 IC, LSI로 발전되어 온 것이다. 포토 에칭은 플레이너 기술에 여러 번 등장하는 수법이지만, 여기에서 좀더 상세하게 알아보면,
① 실리콘 단결정 기판 표면에 산화막을 붙이는 데에 그 위에 감광성 포토 레지스트(감광 성수지)를 칠한다. 이 포토 레지스트에는 자외선을 비추면 비춘 곳만 현상 저리가 되어 녹아버리는「포지티브 타입」이 있는데 목적에 따라서 선택한다.
② 자외선을 비추고 싶은 형태를 표시한 마스크(유리판에 사진 기법으로 도형을 네거티브나 포지티브로 구워 붙인 건판 등)를 이 위에 싣고 자외선램프로「노광;exposure」한다. 이것을 현상 처리하여 마스크의 도형으로 노광되지 않았던 곳(포지티브 타입이면 노광한 곳)의 포토 레지스트를 녹여 버리고 다시 150℃로 가열하여 레지스트를 고정한다.
③ 레지스트가 녹아 없어진 부분은 그 아래의 실리콘 산화막이 나오므로 다시 화학 에칭으로 산화막을 녹이면 실리콘 면이 나온다.
더 자세히 설명하다 보면 IC, LSI로 이야기가 진행되는데 포토 에칭의 마스크는 직접

키워드

트랜지스터,   컴퓨터,   전자관,   반도체,   집적회로