목차
■ 관련이론
임피던스 개선
동상입력 범위 개선
임피던스 개선
동상입력 범위 개선
본문내용
이라도 무너지면, 올바른 감산이 되지 않다. 밸런스가 유지되어야 하는 저항은 상하 대칭으로 되어 있는 부분으로 R2와 R3, R4와 R5, R6과 R7 이다.
전부 같은 저항으로 해도 괜찮지만 그렇게하면 증폭 부분을 전단의 비반전 증폭 회로에 전부 맡겨 버리게 된다. 연산증폭기 하나로 몇백배 증폭하는 것은 좀 힘들기 때문에 높은 증폭이 필요하면 후단의 차동증폭부에도 게인을 갖게하면 좋을 것이다. 이 회로에 사용하는 연산증폭기는 물론 고정밀도 연산증폭기를 사용하는 것이 좋다.
장 점
반전 입력과 비반전 입력이 대칭으로 만들어져 있으므로 대칭성이 좋은 것이 가장큰 장점이다. 또한 모든 입력이 연산증폭기의 입력 단자에 직결되어 있으므로 입력 임피던스를 높게 할 수 있다. 뿐만 아니라 하나의 저항(R1)값을 바꾸는 것으로 회로의 증폭도를 결정할 수있으므로 간단하다.
단 점
비반전 증폭회로를 입력으로 하고 있으므로 동상입력 전압 범위의 문제가 생긴다.. 그렇지만 이 회로는 센서신호와 같이 미소신호를 측정하는 경우에 주로 사용되기때문에 그다지 문제가 되지 않을 수도 있다.
그보다 이회로의 최대 단점은 회로를 만드는 것이 아주 귀찮은 부분이 있다는 것일 것이다.
전부 같은 저항으로 해도 괜찮지만 그렇게하면 증폭 부분을 전단의 비반전 증폭 회로에 전부 맡겨 버리게 된다. 연산증폭기 하나로 몇백배 증폭하는 것은 좀 힘들기 때문에 높은 증폭이 필요하면 후단의 차동증폭부에도 게인을 갖게하면 좋을 것이다. 이 회로에 사용하는 연산증폭기는 물론 고정밀도 연산증폭기를 사용하는 것이 좋다.
장 점
반전 입력과 비반전 입력이 대칭으로 만들어져 있으므로 대칭성이 좋은 것이 가장큰 장점이다. 또한 모든 입력이 연산증폭기의 입력 단자에 직결되어 있으므로 입력 임피던스를 높게 할 수 있다. 뿐만 아니라 하나의 저항(R1)값을 바꾸는 것으로 회로의 증폭도를 결정할 수있으므로 간단하다.
단 점
비반전 증폭회로를 입력으로 하고 있으므로 동상입력 전압 범위의 문제가 생긴다.. 그렇지만 이 회로는 센서신호와 같이 미소신호를 측정하는 경우에 주로 사용되기때문에 그다지 문제가 되지 않을 수도 있다.
그보다 이회로의 최대 단점은 회로를 만드는 것이 아주 귀찮은 부분이 있다는 것일 것이다.
키워드
추천자료
B급 푸시풀 이미터 폴로워 전력증폭기
JFET 공통 소스 증폭기 예비 REPORT
BJT(트랜지스터)의 동작점과 증폭기로서의 특성
OP AMP(연산증폭기)의 특성
OP AMP(증폭기) 실험
OP amp를 이용한 앰프(증폭기) 만들기
(실험 보고서)JFET 공통 소스 증폭기 실험 및 시뮬레이션
JFET 공통 드레인, 게이트 증폭기 실험 및 시뮬레이션
(전자공학) 가산 증폭기 실험
실험(3) 예비 3-18,35 공통 게이트 증폭기, 트랜지스터 스위치
[기계실험]전기실험 - Op-Amp (선형증폭기)
09 소신호 공통 컬렉터 교류증폭기 실험
[전기전자 실험] 공통 소스 트랜지스터 증폭기
전기공학실험 op-amp(연산증폭기)실험 예비 레포트
소개글