목차
1. ARM 9 Processor 소개
2. Register 구조
3. ARM core 종류
4. ARM 9 의 동작 모드
5. ARM 9 I/O Port
6. ARM 9 DMA
2. Register 구조
3. ARM core 종류
4. ARM 9 의 동작 모드
5. ARM 9 I/O Port
6. ARM 9 DMA
본문내용
1. 특징
1) ARM7 core의 성능을 개선
2) 5단계 Pipeline : Fetch, Decode, Execute, Memory, Write
※ ARM7 Pipeline : Fetch, Decode, Execute
※ pipeline - process의 빠른 처리를 위해 어떤 하나의 operation이 완료되기 전에 그 다음 operation을 진행시키는 방식
- 각 스테이지가 동시에 서로 다른 데이터를 처리
- 이때 각 스테이지에서 수행된 연산 결과는 다른 스테이지로 연속적으로 넘어가게
되어 데이터가 마지막 스테이지를 통과하게 되면 최종적인 연산 결과를 얻음
ARM7
1. Fetch : 명령어를 메모리에서 읽어서 레지스터(instruction pipeline register)로 옮긴다
2. Decode : 명령어를 해독해서 다음 단계에서 필요로 하는 제어 신호들을 생성한다.
3. Execute : 명령어를 실행한다.
ARM 9
1. Fetch : 명령어를 메모리에서 읽어서 instruction pipe에 옮긴다.
2. Decode : 명령어를 해독해서 다음 단계에서 필요로 하는 제어 신호들을 생성한다
3. Execute : 명령어를 실행한다.
4. Memory : data memory가 필요하게 될 때 accesse 된다.
5. Write : 명령어를 실행한 결과가 register에 저장된다.
3) Instruction Cache와 Data Cache를 분리한 Harvard 구조.
※ Harvard Architecture
- data 메모리와 프로그램 메모리가 분리되어 각각의 address와 data bus를 가지고 있는 구조.
- 명령어를 위한 메모리 인터페이스와 데이터를 위한 메모리 인터페이스가 분리
- 명령어를 읽을 때 데이터를 읽거나 쓸 수 있어 성능이 우수
- 버스 시스템이 복잡하여 설계가 복잡 4. ARM9, ARM10, XScale 등
※ Von – neumann Architecture
- data 메모리와 프로그램 메모리가 구분되어있지 않고 하나의 버스를 가지고 있는 구조.
- 명령어와 데이터를 위한 메모리 인터페이스가 하나
- 명령어를 읽을 때 데이터를 읽거나 쓸 수 없다
- IBM 계열 PC(개인용 PC), ARM7 등
1) ARM7 core의 성능을 개선
2) 5단계 Pipeline : Fetch, Decode, Execute, Memory, Write
※ ARM7 Pipeline : Fetch, Decode, Execute
※ pipeline - process의 빠른 처리를 위해 어떤 하나의 operation이 완료되기 전에 그 다음 operation을 진행시키는 방식
- 각 스테이지가 동시에 서로 다른 데이터를 처리
- 이때 각 스테이지에서 수행된 연산 결과는 다른 스테이지로 연속적으로 넘어가게
되어 데이터가 마지막 스테이지를 통과하게 되면 최종적인 연산 결과를 얻음
ARM7
1. Fetch : 명령어를 메모리에서 읽어서 레지스터(instruction pipeline register)로 옮긴다
2. Decode : 명령어를 해독해서 다음 단계에서 필요로 하는 제어 신호들을 생성한다.
3. Execute : 명령어를 실행한다.
ARM 9
1. Fetch : 명령어를 메모리에서 읽어서 instruction pipe에 옮긴다.
2. Decode : 명령어를 해독해서 다음 단계에서 필요로 하는 제어 신호들을 생성한다
3. Execute : 명령어를 실행한다.
4. Memory : data memory가 필요하게 될 때 accesse 된다.
5. Write : 명령어를 실행한 결과가 register에 저장된다.
3) Instruction Cache와 Data Cache를 분리한 Harvard 구조.
※ Harvard Architecture
- data 메모리와 프로그램 메모리가 분리되어 각각의 address와 data bus를 가지고 있는 구조.
- 명령어를 위한 메모리 인터페이스와 데이터를 위한 메모리 인터페이스가 분리
- 명령어를 읽을 때 데이터를 읽거나 쓸 수 있어 성능이 우수
- 버스 시스템이 복잡하여 설계가 복잡 4. ARM9, ARM10, XScale 등
※ Von – neumann Architecture
- data 메모리와 프로그램 메모리가 구분되어있지 않고 하나의 버스를 가지고 있는 구조.
- 명령어와 데이터를 위한 메모리 인터페이스가 하나
- 명령어를 읽을 때 데이터를 읽거나 쓸 수 없다
- IBM 계열 PC(개인용 PC), ARM7 등
소개글