설계실습 7. RC회로의 시정수 측정회로 및 방법 설계 - 결과레포트

소개글

설계실습 7. RC회로의 시정수 측정회로 및 방법 설계 - 결과레포트에 대한 보고서 자료입니다.

본문내용

3에서 τ가 주기인 주파수를 가진 사각파를 입력하여 R,C에 걸리는 전압을 측정하여 스케치하라. 이러한 파형이 나오는 이유를 설명하라.
FG의 주기가 τ인 저항전압 파형
↑그림6 FG의 주기가 τ인 저항전압 파형
FG의 주기가 τ인 커패시터전압 파형
↑그림7 FG의 주기가 τ인 커패시터전압 파형
위의 그림5,6과 같은 파형이 나오는 이유
위와 같은 형태의 파형이 관측된 이유는 주기가 충분히 길지 않아 커패시터에 충분히 전압이 충전되지 않아서이다. 따라서 커패시터 전압은 위의 그림6과 같은 선형적이고, 소스 전압보다 크기(amplitude)가 작은 파형이 scope에 찍혔다. 커패시터전압이 위와 같이 충전, 방전이 되풀이 되므로 저항전압도 KVL에 따라 선형적이고, 크기(amplitude)도 소스전압보다 작은 파형이 찍혔다.
~결론~
이번 실습시간 때 처음으로 R 이외의 수동소자 C를 사용해, RC회로를 설계하여 시정수를 측정하였다. 시계를 이용하여 시정수를 측정하는 실험에서는 DMM의 내부저항 R=22MΩ과 커패시터 C=2.154μF를 사용하여 회로를 설계해 시정수를 측정하였다. 이때 DMM은 전압측정 mode로 하여 측정하였다. 계산치와 이론치의 오차가 3.52%로 다소 높게 측정되었다. 오차의 원인은 시계를 조작하는 주체인 인간에 의한 오차(human error)로 생각된다. 반면, scope를 이용하여 시정수를 측정하는 실험에서는 R=0.980kΩ과 커패시터 C=11.61nF를 사용하여 회로를 설계해 시정수를 측정하였다. FG의 출력은 사각파이고 amplitude가 0.5V(peak to peak)가 되게끔 설정하여 측정하였다. 커패시터전압의 파형은 exponential함수에 비례하는 파형이 관측되었다. 계산치와 이론치의 오차가 0.18%로 매우 낮게 측정되어 시정수(τ=RC)가 RC회로에서 성립한다는 것을 확인할 수 있었다. 또, 주기가 시정수인 FG의 출력에서 저항전압 및 커패시터전압의 파형을 관측하는 실험에서는 모두 크기(amplitude)가 FG의 출력보다 작고 선형적인 파형이 관측되었다. 대체로 실험이 실습계획서대로 잘 진행되었다.
반면, 실험 진행시 문제가 되었던 것은 4.4번 실험인 저항양단에만 scope단자를 연결해 파형을 관측하는 실험이었다. 정상적으로 실험이 진행되었다면 scope의 화면에 FG의 출력(사각파)이 그대로 출력됐어야 했지만, 저희 조는 그렇게 측정이 안 되었다. 약간의 기울기가 있는 파형이 관측되었다. 그래서 조교님께 여쭈어 봤더니, FG의 접지와 scope의 접지사이의 저항이 무한대로 측정되어 실험 장치에 이상이 있다고 하셨다. 그래서 제대로 측정되지 못한 이유를 조원과 함께 해명해 나갈 수가 있었다.
또 이번 실험에서 사진의 저장을 잘못하여 사진파일을 저장하지 못하였지만, 이상준 학생이 사진을 빌려주셔서 실험보고서도 무사히 작성할 수가 있었다.
감사의 글: 파형 사진을 제대로 저장하지 못해 고민하던 저희 조에게 사진을 빌려주신 이상준 학생 및 그 조원에게 감사의 글을 올립니다. 감사합니다.

키워드

설계실습,   RC회로,   시정수,   측정회로,   방법,   설계,   방법설계