목차
1. Net List
2. V(2), V(3)
3. V(7), V(8)
4. Rin과 전압이득(Vout/Vs) 계산
5. 전력이득 계산
2. V(2), V(3)
3. V(7), V(8)
4. Rin과 전압이득(Vout/Vs) 계산
5. 전력이득 계산
본문내용
1. Net List
* SPICE DP #2
* Circuit
R1 2 3 600
R2 1 4 10K
R3 4 0 2.2K
R4 1 7 3.6K
R5 5 6 180
R6 6 0 820
RL 8 0 10K
C1 3 4 25u
C2 7 8 25u
C3 6 0 100u
Q1 7 4 5 Q2N3904
Vs 2 0 sin(0 50m 1K 0 0 0)
Vcc 1 0 10
* Analysis
.op
.tran 10u 10m 0
.let tran Iin=RMS(V(2,3))/600
.let tran V2=RMS(V(2))
.let tran Vout=RMS(V(8))
.let tran V3=RMS(V(3))
.print V2 V3 V(2) V(3) V(7) V(8) Vout I(Vs) I(Vcc) Iin
* Model for 2N3904 NPN BJT (from Eval library in Pspice)
.model Q2N3904 NPN(Is=6.734f Xti=3 Eg=1.11 Vaf=74.03 Bf=200 Ne=1.259
+ Ise=6.734f Ikf=66.78m Xtb=1.5 Br=.7371 Nc=2 Isc=0 Ikr=0 Rc=1
+ Cjc=3.638p Mjc=.3085 Vjc=.75 Fc=.5 Cje=4.493p Mje=.2593 Vje=.75
+ Tr=239.5n Tf=301.2p Itf=.4 Vtf=4 Xtf=2 Rb=10)
.end
2. V(2), V(3)
Plot V(2)
Plot V(3)
3. V(7), V(8)
(1) By-pass Capacitor C3가 있을 때
Plot V(7)
Plot V(8)
(2) By-pass Capacitor C3가 없을 때
Plot V(7)
Plot V(8)
4. Rin과 전압이득(Vout/Vs) 계산
(1) 의 계산
,
,
,
입력 임피던스를 살펴보면 이론 값인 과 비슷한 값이 나오는 것을 확인할 수 있다.
(2) 전압이득(Vout/Vs) 계산
,
,
전압이득을 살펴보면 이론 값인 과는 다소 차이가 있는데 이것은 책의 이론에서는 트랜지스터의 입력단인 과 을 비교했지만 본 프로젝트에서는 와 을 비교했기 때문에 차이가 나게 된다. 여기서 은 에 의해 전압강하가 일어난 후의 값이기 때문에 보다 값이 작아지게 된다. 이 때문에 을 통해서 전압이득을 구하게 되면 로 구한 전압이득보다 높게 나온다.
5. 전력이득 계산
6. C3를 제거했을 때 전압이득 계산
* SPICE DP #2
* Circuit
R1 2 3 600
R2 1 4 10K
R3 4 0 2.2K
R4 1 7 3.6K
R5 5 6 180
R6 6 0 820
RL 8 0 10K
C1 3 4 25u
C2 7 8 25u
C3 6 0 100u
Q1 7 4 5 Q2N3904
Vs 2 0 sin(0 50m 1K 0 0 0)
Vcc 1 0 10
* Analysis
.op
.tran 10u 10m 0
.let tran Iin=RMS(V(2,3))/600
.let tran V2=RMS(V(2))
.let tran Vout=RMS(V(8))
.let tran V3=RMS(V(3))
.print V2 V3 V(2) V(3) V(7) V(8) Vout I(Vs) I(Vcc) Iin
* Model for 2N3904 NPN BJT (from Eval library in Pspice)
.model Q2N3904 NPN(Is=6.734f Xti=3 Eg=1.11 Vaf=74.03 Bf=200 Ne=1.259
+ Ise=6.734f Ikf=66.78m Xtb=1.5 Br=.7371 Nc=2 Isc=0 Ikr=0 Rc=1
+ Cjc=3.638p Mjc=.3085 Vjc=.75 Fc=.5 Cje=4.493p Mje=.2593 Vje=.75
+ Tr=239.5n Tf=301.2p Itf=.4 Vtf=4 Xtf=2 Rb=10)
.end
2. V(2), V(3)
Plot V(2)
Plot V(3)
3. V(7), V(8)
(1) By-pass Capacitor C3가 있을 때
Plot V(7)
Plot V(8)
(2) By-pass Capacitor C3가 없을 때
Plot V(7)
Plot V(8)
4. Rin과 전압이득(Vout/Vs) 계산
(1) 의 계산
,
,
,
입력 임피던스를 살펴보면 이론 값인 과 비슷한 값이 나오는 것을 확인할 수 있다.
(2) 전압이득(Vout/Vs) 계산
,
,
전압이득을 살펴보면 이론 값인 과는 다소 차이가 있는데 이것은 책의 이론에서는 트랜지스터의 입력단인 과 을 비교했지만 본 프로젝트에서는 와 을 비교했기 때문에 차이가 나게 된다. 여기서 은 에 의해 전압강하가 일어난 후의 값이기 때문에 보다 값이 작아지게 된다. 이 때문에 을 통해서 전압이득을 구하게 되면 로 구한 전압이득보다 높게 나온다.
5. 전력이득 계산
6. C3를 제거했을 때 전압이득 계산