목차
1. 실험 의의
2. 실험 수행 과정
3. 결과물
4. 예비레포트의 가상 결선도
2. 실험 수행 과정
3. 결과물
4. 예비레포트의 가상 결선도
본문내용
gate들을 연결하고 각각의 gate들에 5V 전압원을 직접 하나씩 모두 연결했던 것이다. 그러자, 예상했던 값이 나왔지만, 회로도가 조금만 복잡해지면, 값이 불안정하게 나오는 것이었다. 그래서 조교님께 여쭤보자, gate에 전압원을 연결하는 법이 틀렸고, ground도 해주어야 한다고 설명해주셨다.
우리조가 처음 했던 잘못된 연결
바른 연결 상태
위와 같은 실수를 바로잡고 나서부터는 순조롭게 실험을 진행하였다. 하지만, gate마다 전압과 입력, 출력 단자들의 위치가 달라서 조금 헷갈리는 일이 있었지만, 곧 위치를 잘 파악하여 올바르게 실험을 할 수 있었다.
우선 첫 번째 실험은 간단하게 각 gate 두 개만을 이용하는 실험이었다. 소자의 3번 출력 값이 같은 소자 4번에 연결되어 출력 값을 다른 gate에서 다시 입력 값으로 쓰는 경우이다.
두 번째 실험과 세 번째 실험은 gate의 종류와 수만 다르고, 연결방식은 동일하였다. 특히 그림 3(b) 실험이 가장 복잡하였는데, 따라서 가장 많이 착오도 겪고, 시간도 가장 많이 걸린 실험이었다. 예를 들어 입력값이 111일 때, 다섯 개의 출력값이 차례로 10111이 되야 하는데, 10011로 하나의 값이 다르게 나온 것이었다. 결국, 문제점은 도선을 잘못 연결해서 그런 것이었지만 그것을 찾기 위해서 막대한 시간이 소모되었다. 마지막 실험은 3개의 gate만 이용하는 실험이었기 때문에 간단하게 할 수 있었다.
3. 결과물
(1) 그림 1과 같이 2-input AND gate를 2개 이용하여 3-input AND gate를 구성하고 각각의 입력에 대한 출력의 결과를 토대로 truth table을 작성하라.
INPUT
OUTPUT
A
B
C
AND
OR
NOR
XOR
L1
L2
L1
L2
L1
L2
L1
L2
0
0
0
0
0
0
0
1
0
1
1
0
0
1
0
0
0
1
1
0
1
0
0
1
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
0
0
0
0
1
0
0
0
0
1
1
0
0
0
1
1
0
1
0
0
1
1
0
0
0
0
1
1
0
1
0
1
1
0
1
1
0
1
1
1
1
1
1
1
0
0
1
1
(3) 그림 2의 회로를 구성한 후 입력 A, B에 대한 출력 X, Y, Z의 값을 측정하여 truth table을 작성하라.
INPUT
OUTPUT
A
B
X
Y
Z
0
0
0
0
0
0
1
1
1
1
1
0
1
1
0
1
1
1
1
0
(4) 그림 3 (a)와 (b) 회로를 구성한 후 각 점(X, Y, U, V, W)의 값을 측정하여 입력에 대한 결과의 표를 만든 후 이 결과를 이용하여 De Morgan's theorem을 증명하고 설명하라.
a)
INPUT
OUTPUT
A
B
X
Y
U
V
W
0
0
0
0
1
1
1
0
1
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
1
0
0
0
(b)
INPUT
OUTPUT
A
B
C
X
Y
U
V
W
0
0
0
1
0
0
0
0
0
0
1
1
0
0
0
0
0
1
0
0
0
0
0
1
1
0
0
1
0
0
0
1
0
1
1
0
1
0
1
1
1
0
1
0
1
1
0
1
1
1
0
1
0
0
0
1
1
1
1
0
1
1
1
1
(6) 그림 4와 같이 각각의 회로를 구성한 후 그 결과를 측정하여 truth table을 만들고, 각 회로의 특징과 truth table을 비교 설명하라.
⒜
INPUT
OUTPUT
A
B
C
Y
0
0
0
1
4.9V
0
0
1
0
2.1V
0
1
0
0
1.8V
1
0
0
0
2.0V
0
1
1
0
0.59V
1
0
1
0
0.61V
1
1
0
0
0.51V
1
1
1
0
0.15V
⒝
INPUT
OUTPUT
A
B
C
Y
0
0
0
1
4.4V
0
0
1
0
2.1V
0
1
0
0
1.9V
1
0
0
0
2.0V
0
1
1
0
0.57V
1
0
1
0
0.56V
1
1
0
0
0.53V
1
1
1
0
0.15V
⒞
INPUT
OUTPUT
A
B
C
Y
0
0
0
1
4.98V
0
0
1
0
0.06V
0
1
0
0
0.09V
1
0
0
0
0.02V
0
1
1
0
0.07V
1
0
1
0
0.06V
1
1
0
0
0.03V
1
1
1
0
0.06V
-이번 첫 번째 Basic Gates 실험에서 가장 헷갈리고 어려웠던 부분은 gate 마다 Vcc 연결 단자와 ground 하는 부분이 다르다는 것이었다. 특히 NAND, NOR gate들이 위치가 특이하게 되어 있었다. AND, OR gate와 같이 기본적인 gate들은 Vcc가 8번 위치에, ground부분이 7번 위치에 있었지만, 같은 방법으로 NAND, NOR gate에 연결을 하였더니 값이 제대로 나오지 않았다. 결국 나중에 잘못된 것을 알고, 도선을 모두 분해해서 처음부터 다시 실험을 한 기억이 있다. 만약 모든 gate들의 위치가 비슷하게 되어 있었다면, 이런 혼란은 없었을 것이다. 하지만 gate마다 다르게 만들어 둔 것은 종류를 크게 분류하기 위해서가 아닐까 하고 생각한다. AND, OR gate는 같은 종류이기 때문에 도선 위치도 같고, NAND, NOR gate가 같은 not~ 종류이기 때문에 도선 위치가 서로 같은 것이다.
이번 실험에서는 각각의 gate에 따라 입력값이 달라질 때 출력값이 어떻게 되는지를 실험을 통하여 알아보았다. 그 결과 예상했던 대로, AND는 두 개의 입력값이 1로 같을 때에만 high level, 즉 1을 출력하고, 나머지 경우에는 Low level, 즉 0을 출력하였다. OR은 두 개의 입력 값 중 하나만 1이 있으면 1을 출력하였다. NAND는 AND gate의 결과값의 반대, NOR는 OR gate의 결과값의 반대였다. XOR gate는 생소한데, 이는 이름이 exclusive or으로 입력된 두 값이 0이든, 1이든 상관 없이 서로 다를 때는 0, 같으면 1을 출력하는 gate였다.
모든 gate들의 역할을 실험을 통해 알아보았고, 앞으로 논리회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞
우리조가 처음 했던 잘못된 연결
바른 연결 상태
위와 같은 실수를 바로잡고 나서부터는 순조롭게 실험을 진행하였다. 하지만, gate마다 전압과 입력, 출력 단자들의 위치가 달라서 조금 헷갈리는 일이 있었지만, 곧 위치를 잘 파악하여 올바르게 실험을 할 수 있었다.
우선 첫 번째 실험은 간단하게 각 gate 두 개만을 이용하는 실험이었다. 소자의 3번 출력 값이 같은 소자 4번에 연결되어 출력 값을 다른 gate에서 다시 입력 값으로 쓰는 경우이다.
두 번째 실험과 세 번째 실험은 gate의 종류와 수만 다르고, 연결방식은 동일하였다. 특히 그림 3(b) 실험이 가장 복잡하였는데, 따라서 가장 많이 착오도 겪고, 시간도 가장 많이 걸린 실험이었다. 예를 들어 입력값이 111일 때, 다섯 개의 출력값이 차례로 10111이 되야 하는데, 10011로 하나의 값이 다르게 나온 것이었다. 결국, 문제점은 도선을 잘못 연결해서 그런 것이었지만 그것을 찾기 위해서 막대한 시간이 소모되었다. 마지막 실험은 3개의 gate만 이용하는 실험이었기 때문에 간단하게 할 수 있었다.
3. 결과물
(1) 그림 1과 같이 2-input AND gate를 2개 이용하여 3-input AND gate를 구성하고 각각의 입력에 대한 출력의 결과를 토대로 truth table을 작성하라.
INPUT
OUTPUT
A
B
C
AND
OR
NOR
XOR
L1
L2
L1
L2
L1
L2
L1
L2
0
0
0
0
0
0
0
1
0
1
1
0
0
1
0
0
0
1
1
0
1
0
0
1
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
0
0
0
0
1
0
0
0
0
1
1
0
0
0
1
1
0
1
0
0
1
1
0
0
0
0
1
1
0
1
0
1
1
0
1
1
0
1
1
1
1
1
1
1
0
0
1
1
(3) 그림 2의 회로를 구성한 후 입력 A, B에 대한 출력 X, Y, Z의 값을 측정하여 truth table을 작성하라.
INPUT
OUTPUT
A
B
X
Y
Z
0
0
0
0
0
0
1
1
1
1
1
0
1
1
0
1
1
1
1
0
(4) 그림 3 (a)와 (b) 회로를 구성한 후 각 점(X, Y, U, V, W)의 값을 측정하여 입력에 대한 결과의 표를 만든 후 이 결과를 이용하여 De Morgan's theorem을 증명하고 설명하라.
a)
INPUT
OUTPUT
A
B
X
Y
U
V
W
0
0
0
0
1
1
1
0
1
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
1
0
0
0
(b)
INPUT
OUTPUT
A
B
C
X
Y
U
V
W
0
0
0
1
0
0
0
0
0
0
1
1
0
0
0
0
0
1
0
0
0
0
0
1
1
0
0
1
0
0
0
1
0
1
1
0
1
0
1
1
1
0
1
0
1
1
0
1
1
1
0
1
0
0
0
1
1
1
1
0
1
1
1
1
(6) 그림 4와 같이 각각의 회로를 구성한 후 그 결과를 측정하여 truth table을 만들고, 각 회로의 특징과 truth table을 비교 설명하라.
⒜
INPUT
OUTPUT
A
B
C
Y
0
0
0
1
4.9V
0
0
1
0
2.1V
0
1
0
0
1.8V
1
0
0
0
2.0V
0
1
1
0
0.59V
1
0
1
0
0.61V
1
1
0
0
0.51V
1
1
1
0
0.15V
⒝
INPUT
OUTPUT
A
B
C
Y
0
0
0
1
4.4V
0
0
1
0
2.1V
0
1
0
0
1.9V
1
0
0
0
2.0V
0
1
1
0
0.57V
1
0
1
0
0.56V
1
1
0
0
0.53V
1
1
1
0
0.15V
⒞
INPUT
OUTPUT
A
B
C
Y
0
0
0
1
4.98V
0
0
1
0
0.06V
0
1
0
0
0.09V
1
0
0
0
0.02V
0
1
1
0
0.07V
1
0
1
0
0.06V
1
1
0
0
0.03V
1
1
1
0
0.06V
-이번 첫 번째 Basic Gates 실험에서 가장 헷갈리고 어려웠던 부분은 gate 마다 Vcc 연결 단자와 ground 하는 부분이 다르다는 것이었다. 특히 NAND, NOR gate들이 위치가 특이하게 되어 있었다. AND, OR gate와 같이 기본적인 gate들은 Vcc가 8번 위치에, ground부분이 7번 위치에 있었지만, 같은 방법으로 NAND, NOR gate에 연결을 하였더니 값이 제대로 나오지 않았다. 결국 나중에 잘못된 것을 알고, 도선을 모두 분해해서 처음부터 다시 실험을 한 기억이 있다. 만약 모든 gate들의 위치가 비슷하게 되어 있었다면, 이런 혼란은 없었을 것이다. 하지만 gate마다 다르게 만들어 둔 것은 종류를 크게 분류하기 위해서가 아닐까 하고 생각한다. AND, OR gate는 같은 종류이기 때문에 도선 위치도 같고, NAND, NOR gate가 같은 not~ 종류이기 때문에 도선 위치가 서로 같은 것이다.
이번 실험에서는 각각의 gate에 따라 입력값이 달라질 때 출력값이 어떻게 되는지를 실험을 통하여 알아보았다. 그 결과 예상했던 대로, AND는 두 개의 입력값이 1로 같을 때에만 high level, 즉 1을 출력하고, 나머지 경우에는 Low level, 즉 0을 출력하였다. OR은 두 개의 입력 값 중 하나만 1이 있으면 1을 출력하였다. NAND는 AND gate의 결과값의 반대, NOR는 OR gate의 결과값의 반대였다. XOR gate는 생소한데, 이는 이름이 exclusive or으로 입력된 두 값이 0이든, 1이든 상관 없이 서로 다를 때는 0, 같으면 1을 출력하는 gate였다.
모든 gate들의 역할을 실험을 통해 알아보았고, 앞으로 논리회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞
소개글