부울 대수 및 조합 논리 회로(사전)

목차

1. 실험 목표

2. 실험 준비물

3. 예비 이론

4. 실험 방법 및 시뮬레이션

5. 고찰

본문내용

0
0
0
0
1
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
0
Parity 회로가 실제 사용되는 예
①단일 패리티 검사 (Bit Parity Check)
2진 데이어 워드 하나에 한 비트의 패리티 비트를 추가하는 방법으로 값싸게 오류검사를 할 수 있기 때문에 많이 사용된다. 그러나 워드 내에서 짝수비트의 오류가 발생했을 때는 검출하지 못하고 단일비트의 오류만 검출할 수 있다는 단점이 있다.
②이중 패리티 검사 (Word Parity Check)
한 워드 내의 패리티 검사와 동시에 일정한 개수의 워드, 즉 워드 그룹에 대하여 각 비트의 위치를 패리티 검사하는 워드 패리티를 부가하는 방법이다. 따라서 가로와 세로 두 방향의 패리티 검사를 하여 한 방향에서의 검출 불능도 다른 방향에서 검출하는 방법이다. 또한 경우에 따라서 몇 번째 워드의 몇 번째 비트가 틀렸는지를 찾아서 정정할 수도 있다.
5. 고찰
위의 실험에서의 부울대수 F=(A+B)(A+B)를 설계하고자 할때 NOT,AND,OR 소자를
이용하는 방법, NAND 소자만으로 설계하는 방법, NOR 소자만으로 설계하는 방법, 이렇게
3가지의 방법이 있음을 알 수 있었다. 그러나 무엇보다도 부울식을 간략화 하여 회로를
설계한다면 훨씬 간단하고 비용도 절감된다는 사실을 알게 되었다. 위의 부울식을 간략화하면
B 자체의 입력값이다. 실제 Simulation에서도 출력값 F가 항상 B의 입력값이였다. 따라서,
굳이 회로를 설계할 필요 없이 B 자체의 입력값을 출력으로 하면 되는 것이다.

키워드

부울대수,   조합논리,   부울,   부울식,   사전,   결과