[예비]실험15. D래치 및 D 플립-플롭

소개글

[예비]실험15. D래치 및 D 플립-플롭에 대한 보고서 자료입니다.

목차

○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
○ 심층 탐구
○ 모의실험&실험예측(PSPICE Simulation)

본문내용

터가 출력으로 옮겨지는 것을 허용한다. Enable이 참이 아닐 때에는 마지막 상태 (Q와 Q)가 래치된다. 이 회로는 IC 형태 (7475A quad D 래치)로 공급되고 있다. 이 IC에는 4개의 래치가 들어 있으나 Enable 신호는 2개만 있어 공유된다.
설계 문제들은 공통 펄스원을 사용하여 시스템 내의 모든 상태 변화가 동기되어(동시에) 일어나도록 함으로써 자주 단순화된다. 이 공통 펄스를 클럭(clock)이라 부른다. 풀력의 상태 변화는 항상 클럭 펄스의 상승 또는 하강 에지(edge)에서만 일어난다. 어떤 IC들에는 원할 때는 언제든지 직접 출력을 셋(set) 시키거나 리셋(reset) 시킬 수 있는 추가의 입력들이 있다. 클럭 펄스가 필요치 않기 때문에 이러한 입력들은 비동기(asynchronous) 입력이라고 표기된다. 상승(positive) 에지-트리거 되고 비동기 입력을 갖는 D형 플립-플롭(flip-flop)은 7474이다. 이번 실험에서는 이 IC도 테스트해 볼 것이다.
실험 전에 오실로스코프 타이밍을 검토해 보는 것이 필요하다. 아날로그 2-채널 오실로스코프를 사용할 경우 올바른 타이밍 관계를 보기 위해서는 비교되는 두 가지 파형 중 늦은 채널에 트리거를 맞추어야 한다. 디지털 오실로스코프 경우에는 어느 채널에 맞추든 상관이 없다.
실험 순서
▶S-R 래치
1. 그림 15-3의 S-R 래치를 구성하라. 여기서는 선이 SPDT(single-pole double-throw) 스위치의 역할을 대신한다. LED는 논리 모니터로 사용된다. TTL 논리에서는 공급전류보다는 수요전류가 훨씬 크기

키워드

예비,   결과,   레포트,   전기,   전자,   기초실험,   디지털공학실험,   실험 15