[디지털 회로 설계] 4-Bit D Flip Flop 설계

목차

1. 제목 : 4-Bit D Flip Flop 설계

2. 개요 :

3. 이론

4. 설계과정

5. 결과 및 분석

6. 토의사항

본문내용

P ( D(2), Clock, Preset, Clear, Q(2), notQ(2));
stage3:dflipflop2 PORT MAP ( D(3), Clock, Preset, Clear, Q(3), notQ(3));
END Behavior;
6. 결과 및 분석
<1 bit D flip flop의 compile report>
<4 bit D flip flop의 compile report>
<4 bit d flipflop waveform simulation summary>
위의 결과를 보면 clear의 값이 0인 경우 다른 값들과 상관없이 Q값이 무조건 0을 갖고 notQ값은 무조건 1111을 갖는 것을 알 수 있다. 또 preset값이 0을 갖을때는 Q값은 무조건 1111을 갖고 notQ값은 0000을 갖는다.
50ns 이후에는 D값의 변화에 따른 Q값을 자세히 보기위해 prset과 clear 값을 전혀 변화시키지 않았다. 진리표의 동작대로 clock이 0에서 1로 올라갈 때 Q값이 변화하였는데 D 값이 그래도 Q값이 되는 것을 확인할 수 있었다.
앞서 이론에서 D flip flop을 설명한 것과 같은 진리표와 내용대로 출력이 되었다.
위에서 한 3가지 방법 모두 동일한 결과 값이 나왔다. logic gate인 nand, not gate로 code를 짜나, VHDL의 If else 문을 이용하여 프로그래밍을 하는 것이나 결과는 같았다. 이론적으로도 서로 동일한 내용임을 3.이론 과 4. 설계방법에서 확인하였다. block diagram으로 설계한 D F/F도 동일하였다. VHDL에서 logic gate로 프로그래밍 한 것과 동일하게 그림을 그려서 simulation을 했으니 당연히 동일하다고 할 수 있다.
7. 토의사항
이번 설계 과제의 목적은 D F/F을 VHDL과 logic gate로 설계하고 이 두 방법의 구현의 차이점을 비교해 보는 것이다. 결론을 말하자면 동일하다. 구현방법이 무엇이던 그것은 방법의 차이일 뿐이지 근본적인 내용은 동일하기 때문이다. D F/F의 내용을 If else 문을 이용해서 동일한 결과값이 검출되게 프로그래밍을 한 것이 VHDL 방법으로 구현한 것이고, 우리가 D F/F를 실제 회로에 구현시키기 위해 logic gate 로 만든 것이 위와 같은 그림이고 식이기 때문이다. 결국 동일한 결과를 어떠한 방법으로 구현하느냐의 차이지 결과값에는 차이가 전혀 없다. 전혀 있어서도 안 된다. D F/F의 결과를 목적으로 하고 구현한 방식인데 결과가 다르다면 틀린 것이기 때문이다. 하지만 두 구현 방식에 있어 그 진행과정에 계산 속도와 설계의 complexity의 차이가 있을 수 있다. 개인적으로 판단해 볼 때 logic gate의 방식으로 구현을 한 것이 더 간단하고 delay가 적다. If else 문으로 하면 처음에 preset의 값이 0인지 1인지를 비교하고 Q값을 출력하고, 두 번째로 clear 값도 비교해야하고, 또 clock의 변화에 따라 출력되는 값을 비교해야 하므로 그 과정에서 delay가 발생한다. 모두 차례로 비교를 해서 결과 값에 도달해야 한다. 반면 logic gate의 방법으로 구현하면, a, s, z, x를 통해 바로 Q와 notQ에 입력된다. 하지만 실제로 구현하기 위해서는 logic gate로 실현한다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap07/flash/dff.htm

키워드

4-Bit D Flip Flop ,   Latch,   D flip flop