[실험레포드] 중앙대학교 RC회로의 시정수 측정회로 및 방법설계 결과보고서

소개글

[실험레포드] 중앙대학교 RC회로의 시정수 측정회로 및 방법설계 결과보고서 에 대한 보고서 자료입니다.

목차

목차없음

본문내용

9.25us가 측정되었다. 오차는 7.5%였다. 오차의 원인은 도선과, FG의 내부저항 등으로 생각된다.
2.4 FG, 저항, 커패시터의 순서로 연결하고 저항의 양단에 scope의 단자를 연결하였을 때의 파형을 측정하고 스케치하라. 왜 이러한 파형이 나타나는가? 이 측정으로 무엇을 알았는가?
위의 사진과 같이 저항 양단에 scope단자를 연결할 경우, 다음과 같은 파형이 관측된다.
커패시터로 전류가 흐르지 않고 scope의 BNC의 접지로 흐르게 되어, 커패시터의 전압이 0V로 측정된다.
2.5 FG의 출력을 1V(peak to peak)의 사각파(high = 0.5V, low = -0.5V, duty cycle = 50%)로 하고 실험 4. 3을 반복하라. 저항에 걸리는 전압파형이 왜 이런 모양이 나오는지 설명하라.
FG의 출력전압의 부호가 바뀌는 순간에 저항전압은 FG출력 전압보다 높다. 이것은 전압 의 극성이 바뀌는 순간에 커패시터의 전압이 FG의 전압에 더해지기 때문이다.
2.6 실험 4. 3에서 가 주기인 주파수를 가진 사각파를 입력하여 R, C에 걸리는 전압을 측정하여 스케치하라. 이러한 파형이 나오는 이유를 설명하라.
가 10us이므로, 주파수는 의 역수인 100kHz이다. FG에서 나오는 전압의 주파수가 시 정수와 같기 때문에 커패시터는 완전 충전과 완전 방전을 하지 못하고, 아래의 두 번째 파형과 같은 전압이 걸린다. 저항 전압은 커패시터에 잔류해 있는 전하 때문에 전압이 0.5V까지 가지 못하고 커패시터가 완전방전하기 전에 다시 충전하기 때문에 0V까지 가지 못한다.
[ 저항 전압파형 ]
[ 커패시터 전압파형 ]
3. 결론
전체적으로 설계실습이 잘 되었는가? 잘되었다면 무슨 근거로 잘되었다고 생각하는가? 잘 안되었다면 그 이유는 무엇이라고 생각하는가? 설계실습 계획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로, 또는 방법이 틀렸다면 왜 틀렸다고 생각하는가? 무엇을 배웠고 무엇을 느꼈는가?
전체적으로 설계실습이 미흡했다고 생각한다. 실험 전에 설계한대로, 파형이 관측되지 않아 많이 힘들었다. 하지만, 실험을 통해 커패시터의 특성과 주기에 따른 파형의 변화를 이해할 수 있었다. RC time constant를 실제로 측정해 보았고, RC time constant에 따른 파형변화도 관찰할 수 있었다. 또한, 회로이론 강의에서 배운 RC회로의 과도 응답도 관찰할 수 있었다.

키워드

[실험레포드] 중앙대학교 RC회로의 시정수 측정회로 ,   내용분석,   서론,   커패시터,   커패스턴스,   RC회로의과도응답