목차
공통 소스 증증폭기
1) 그림 6.1의 이론값과 측정값
2) 그림 6.1에서 용량 10uF의 커패시터를 떼어냈을 때
3) vs와 vo 파형
3) vs와 vo 파형 (용량 10uF 커패시터를 떼어냈을 때)
검토 및 결론
1) 그림 6.1의 이론값과 측정값
2) 그림 6.1에서 용량 10uF의 커패시터를 떼어냈을 때
3) vs와 vo 파형
3) vs와 vo 파형 (용량 10uF 커패시터를 떼어냈을 때)
검토 및 결론
본문내용
때문에 100kΩ을 사용해서 실험을
하였다.
데이터 시트상의 값으로는 이론값을 구할 수 없었기 때문에 실험값을 이용하여 표를
완성하였다.
우선 커패시터를 제거하지 않은 회로에서 직류해석 값들은 위의 표와 같았다,.
데이터 시트상에서의 값은 2.1V였지만 이 값을 대입해서 이득을 구하면 이득값이
양수가 나오게 되는데 직접 측정해 본 결과 음수가 되어서 방향이 바뀌었다.
따라서 값이 데이터 시트에 나와있는 일반적인 값과 다르다는 것을 알 수 있었다.
데이터 시트 값을 보면 값이 보통 2.1V이지만 0.8V ~ 3V 까지 값을 가질 수 있다
는 것을 볼 수 있다.
문턱 전압을 2.1V 로 하면 이득의 값과 직류해석의 값이 맞지 않기 때문에 이득과
직류해석으로 문턱전압의 값을 구하였다.
직류해석값들과 이득을 이용해서 값과 값을 구했다.
10uF인 커패시터를 떼어내고 측정
커패시터를 제거 했을 때 직류해석값은 변하지 않는다.
하지만 교류해석시에서는 소스팔로워가 되어 이득값이 감소하게 된다.
측정한 결과 이득은 약 -0.2였다.
이득의 값은 실험을 통해 -0.2라는 것을 알 고 있으므로 값을 알 수 있고, 값을
알면 값을 알 수 있다.
을 구할 수 있다.
하였다.
데이터 시트상의 값으로는 이론값을 구할 수 없었기 때문에 실험값을 이용하여 표를
완성하였다.
우선 커패시터를 제거하지 않은 회로에서 직류해석 값들은 위의 표와 같았다,.
데이터 시트상에서의 값은 2.1V였지만 이 값을 대입해서 이득을 구하면 이득값이
양수가 나오게 되는데 직접 측정해 본 결과 음수가 되어서 방향이 바뀌었다.
따라서 값이 데이터 시트에 나와있는 일반적인 값과 다르다는 것을 알 수 있었다.
데이터 시트 값을 보면 값이 보통 2.1V이지만 0.8V ~ 3V 까지 값을 가질 수 있다
는 것을 볼 수 있다.
문턱 전압을 2.1V 로 하면 이득의 값과 직류해석의 값이 맞지 않기 때문에 이득과
직류해석으로 문턱전압의 값을 구하였다.
직류해석값들과 이득을 이용해서 값과 값을 구했다.
10uF인 커패시터를 떼어내고 측정
커패시터를 제거 했을 때 직류해석값은 변하지 않는다.
하지만 교류해석시에서는 소스팔로워가 되어 이득값이 감소하게 된다.
측정한 결과 이득은 약 -0.2였다.
이득의 값은 실험을 통해 -0.2라는 것을 알 고 있으므로 값을 알 수 있고, 값을
알면 값을 알 수 있다.
을 구할 수 있다.
소개글