가감기 예비보고서

소개글

가감기 예비보고서에 대한 보고서 자료입니다.

목차

없음

본문내용

같다.
반 감산기 진리표 논리식: d=x\'y+xy\'=xy / b=x\'y
(4)전감산기(FS : full subtracter)
전감산기는 입력 변수 3자리의 뺄셈에서 차d와 빌려오는 수b를 구하는 것이다. 즉 윗자리로부터 빌려온 값을 포함하여 세 비트의 뺄셈을 할 수 있는 회로를 의미한다.
전 감산기 진리표 논리식: d=xyz / b=x\'z+x\'y+yz

키워드

가감기 예비보고서,   반가산기,   전가산기