결과 보고서 3주차
본 자료는 1페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
해당 자료는 1페이지 까지만 미리보기를 제공합니다.
1페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

결과 보고서 3주차에 대한 보고서 자료입니다.

목차

없음

본문내용

L4
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
0
0
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
1
1
1
0
1
1
0
1
0
1
1
1
1
0
1
0
1
1
0
0
1
1
1
1
1
1
0
0
1
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
1
1
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
0
0
1
0
1
1
1
1
1
1
0
1
0
0
1
0
0
1
1
1
1
0
0
1
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
0
1
1
1
1
0
1
0
0
0
0
0
1
1
1
1
1
1
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
회로를 구성할 때 그림은 간단해 보였지만 실제로 연결 시 에 매우 헛갈리고 복잡하여 애를 먹었다. .
5. edge triggered D flip-flop
5.1 두 개의 3입력 NAND gate (TTL 7410)를 이용하여 그림3의 회로를 꾸민다.
5.2 표5을 완성한다. 이 표에 의하여 timing diagram을 그린다.
P
CLK
D
Q
CLK
(1→0)
P
CLK
D
Q
CLK
(0→1)
1
1
1
1
0
변화
없음
1
1
1
1
0
변화
없음
1
1
0
0
1
1
1
0
0
1
1
0
1
0
1
1
0
1
0
1
1
0
0
0
1
1
0
0
0
1
0
1
1
1
0
0
1
1
1
0
0
1
0
1
0
0
1
0
1
0
0
0
1
1
1
0
0
1
1
1
0
0
0
1
1
0
0
0
1
1
P
CLK
D
Q
  • 가격9,660
  • 페이지수5페이지
  • 등록일2014.05.27
  • 저작시기2014.3
  • 파일형식한글(hwp)
  • 자료번호#919390
본 자료는 최근 2주간 다운받은 회원이 없습니다.
다운로드 장바구니